FPGA分配引脚和时序约束

scutlee · 发表于 2024-6-19 16:31:39

您需要登录才可以下载或查看，没有账号？注册

x

可不可以综合完才做时序约束？？

可不可以实现完才分配引脚？？

yangxiaolanhi · 发表于 2024-6-19 16:55:06

可以吧

kk2009 · 发表于 2024-6-22 16:12:36

不加时序的综合有啥意义呢？
实现的时候一定会分配IO的。

scutlee · 发表于 2024-6-24 10:07:47

kk2009 发表于 2024-6-22 16:12
不加时序的综合有啥意义呢？
实现的时候一定会分配IO的。

怎么用图形界面的方式生成时序约束和IO分配

数学必考150 · 发表于 2024-6-24 19:47:45

scutlee 发表于 2024-6-24 10:07
怎么用图形界面的方式生成时序约束和IO分配

B站搜 alter和赛灵思都有

mfkiwl · 发表于 2024-6-24 20:01:03

实现是一定要有时序与IO约束的。
vivado中有很方便的界面添加约束

[讨论] FPGA分配引脚和时序约束