EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31115|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 46 47 48 495051 52 53 54 ... 889 / 889 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] tsmc的sram	zhang_cc 2024-5-10	01034	zhang_cc 2024-5-10 14:18
[讨论] 会不会是数组太大导致vivado综合的问题？？	scutlee 2024-5-10	21230	helimpopo 2024-5-10 14:14
[讨论] vivado 的 synth.elab.expandBusRegLimit	scutlee 2024-5-8	2545	scutlee 2024-5-10 11:05
[求助] FPGA进行usb枚举，ACK握手无效	LB_Adams 2024-5-8	2832	LB_Adams 2024-5-10 09:15
[求助] ring_buffer 和 FIFO 有什么区别	yuanpin318 2024-5-8	12022	xiaoxiaochen 2024-5-10 02:05
[求助] 高通待遇	yhcao 2024-4-17	31171	yhcao 2024-5-9 22:39
[讨论] vivado 的 get_pins能找到，但是综合的时候就说没找到什么原因呢？？	scutlee 2024-5-9	0781	scutlee 2024-5-9 09:49
[资料] 下一代数据中心白皮书	xuanzhiyilian 2024-5-8	11210	伪界 2024-5-9 08:27
[资料] FPGA研究报告-2020年10月	xuanzhiyilian 2024-5-6	41151	liguchu 2024-5-8 13:54
[讨论] 用vivado 例化 clk_wiz,提示no pin match	scutlee 2024-5-8	0719	scutlee 2024-5-8 11:34
[求助] 有限域生成元问题请教	laotui 2024-5-7	0931	laotui 2024-5-7 19:56
[求助] DC	fangwang85 2024-5-7	0531	fangwang85 2024-5-7 19:27
[讨论] flow 转设计	hbzhang_0 2024-5-7	1865	flyskyseu 2024-5-7 17:25
[讨论] 访问DDR如果要跨越4K地址呢	scutlee 2024-3-27	41273	Hillusionary 2024-5-7 17:01
[讨论] vivado综合用的xdc	scutlee 2024-4-29	2793	scutlee 2024-5-7 15:06
[讨论] vivado一直卡在technology mapping是怎么回事？？？	scutlee 2024-5-7	0595	scutlee 2024-5-7 09:40
[求助] verilog有符号位和无符号位运算位宽是如何扩展的？	dkylx 2019-4-29	85998	plplpo 2024-5-6 20:03
[原创] 小总结一下verilog的位宽与数据转换	yifenqian 2016-3-4	47594	plplpo 2024-5-6 19:57
[原创] perf-v开发板烧录及debug总结	羽无芯 2021-1-9	25127	sun029 2024-5-6 18:29
[求助] Ehternet 1000base-x pcs/pma例化问题	3008202060 2016-6-16	65535	sun029 2024-5-6 16:27
[求助] verilog位扩展规则	plplpo 2024-4-30	21167	plplpo 2024-5-6 14:17
[求助] 请问xlinx中的mig7 ddr控制器能否看到内部fifo？	xiaokai66 2024-5-6	0519	xiaokai66 2024-5-6 10:03
[讨论] 这段代码是不是应该@negedge wr_rst_n ?	wenfangsibao 2024-4-30	21043	HardFault 2024-5-6 00:03
[原创] NVDLA FSDB Share	atremp 2019-11-30	73927	mrpp 2024-5-5 18:02
[原创] FPGA NVMe Host控制器介绍与测试	WALI-123 2024-5-5	11156	jiangnaner 2024-5-5 13:14
[转贴] Mentor Graphics HDL Designer 2015 win ...2 3	ricvadim 2016-8-15	2612471	ic886 2024-5-4 17:14
[转贴] DownStream Products 2015.12	ricvadim 2020-3-1	12957	ic886 2024-5-4 16:04
[原创] IEEE802.3 Interface接口整理	qinzhanao 2020-10-7	35063	sudarlik 2024-5-4 15:57
[转贴] CSMC_180nm	ricvadim 2020-3-5	95614	ic886 2024-5-4 15:44
[求助] 标准单元库和标准I/O库的区别是什么，我的数字电路能不能全部用I/O库写呢 - [已解决]	intentydh 2024-5-4	31266	轩辕志瑜 2024-5-4 12:44
[原创] Mentor LeonardoSpectrum 12b (ASIC/FPGA) + Crack for Windows x32	ricvadim 2021-8-21	33301	ic886 2024-5-4 12:34
[求助] 电子专业硕士研究方向	yxxxx 2024-5-2	31063	kk2009 2024-5-4 03:37
[求助] does not contain an inverter问题 - [悬赏 50 信元资产]	intentydh 2024-5-4	0573	intentydh 2024-5-4 00:06
资料 I Want to Write Assertions Too ...2	navie 2009-8-13	113511	yuanpin318 2024-5-2 15:37
[求助] 请问我能用综合后的report_power来估算数字电路所需的总电流吗？	intentydh 2024-5-1	0762	intentydh 2024-5-1 14:17

1 ... 46 47 48 495051 52 53 54 ... 889 / 889 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31115|排名: 6

快速发帖

浏览过的版块

站长推荐 /1