数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 43 44 45 464748 49 50 51 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 两级同步器在物理布局上有要求吗	ty_xiumud 2024-7-17	21014	ty_xiumud 2024-7-18 10:04
[解决] 谁能帮忙提供一下下面paper和书籍的pdf文档	fhy420462303 2022-7-13	53023	bobo6666 2024-7-17 19:12
[讨论] ACE Evict事务	dreamer21 2024-7-17	01086	dreamer21 2024-7-17 16:57
[求助] Verilog中task和function的区别	时间在走人在变 2024-7-13	71186	时间在走人在变 2024-7-17 15:13
[求助] petalinux2023.2版本编译问题	daocaoly 2024-7-17	01057	daocaoly 2024-7-17 14:56
[解决] ACE传输类型	dreamer21 2024-7-16	0941	dreamer21 2024-7-16 20:16
[求助] icc的.map文件求助呀	鹅鹅鹅丶 2024-7-16	0584	鹅鹅鹅丶 2024-7-16 16:14
[资料] 求一份JESD220E,UFS3.1的协议文档 - [悬赏 200 信元资产]	FIFO_empty 2024-7-16	21069	harry_hust 2024-7-16 11:33
[求助] spyglass 做nlint分析为什么不报位宽不匹配？	janlesion 2022-9-21	84270	刀刀不刀刀 2024-7-16 10:47
[求助] spyglass cdc检查rule Ar_sync_int检查时crash	zhou4539 2020-7-26	24413	漾_H2O 2024-7-16 10:22
[原创] 孩子都能学会的FPGA：第九课——多字节数据的发送和接收	chdaj58 2023-11-23	22794	罗伟淞 2024-7-16 09:08
[求助] idelay2 相位对齐问题 xapp855	听风漫步 2024-2-20	21744	人皆所向 2024-7-15 15:22
[求助] 关于静态时序分析pt问题	鹅鹅鹅丶 2024-7-11	41145	ljianlin 2024-7-15 14:39
[求助] ALTDDIO_OUT的输出始终为0	谁枫而飘 2016-6-17	33000	LiXinQ 2024-7-15 13:38
[讨论] vivado的ILA缺少文件	scutlee 2024-7-11	1654	jinfeier 2024-7-15 10:05
[求助] 使用modelsim仿真vivado的浮点运算ip报错 - [悬赏 50 信元资产]	Ramsey 2019-6-26	34881	love_ee 2024-7-14 23:45
[求助] 关于跨时钟域打两拍目的的疑问	lipoi 2024-7-13	31281	yexingren21 2024-7-13 21:43
[求助] vcs带upf仿真，编译错误，找不到包	lk1210 2023-1-12	41375	枫林晓寒 2024-7-13 13:06
[求助] 下载IEEE论文 - [已解决]	孙莱维 2024-7-12	31163	warewise6836 2024-7-13 10:50
[求助] 为什么foundry厂要不停的更新PDK版本？	orientview 2024-7-12	31203	chinataozi 2024-7-13 09:02
[原创] 原创-Verilog极简教程，附送源码和可执行环境	ic7x24 2018-4-4	63984	save_calling 2024-7-12 17:48
[求助] ambiq的超低功耗技术，有没有谁做过认真的分析和研究？	orientview 2024-7-12	0621	orientview 2024-7-12 16:33
[讨论] spyglass读取一些仿真模型出错？？	scutlee 2024-7-12	0571	scutlee 2024-7-12 14:31
[讨论] vivado的file list有定义的变量怎么办？？	scutlee 2024-7-11	11316	janetchin 2024-7-12 13:58
[讨论] vivado综合一直卡在decloning instance	scutlee 2024-7-11	2973	scutlee 2024-7-12 10:57
[求助] 又来求助了。。LVDS输出没有电压	YYFFLLMMNN 2020-10-28	77299	hr117700 2024-7-12 09:26
[求助] virtuoso 打印出波形，按住 shift+鼠标滚轮无法实现横轴缩放	soulermate 2024-6-5	31300	zwyu 2024-7-11 17:27
[讨论] 关于移位的操作	scutlee 2024-7-9	51247	liuguangxi 2024-7-11 13:32
[求助] GPIO输出	Blue_IC 2024-7-10	0708	Blue_IC 2024-7-10 15:25
[原创] 数字信号的FPGA实现	mxg1233 2024-7-5	31145	wufeng233 2024-7-9 17:20
[讨论] fifo的almost full，almost empty有用吗？？	scutlee 2024-7-4	21199	zjwsh001 2024-7-9 16:23
[求助] 改变分频器的输入时钟相位时，分频器中的触发器逻辑异常	leiyan18 2024-7-5	71284	leiyan18 2024-7-9 10:21
[讨论] vivado时钟的差分输入	scutlee 2024-7-5	1968	ee_wang7788 2024-7-9 09:39
[求助] 求教关于DC综合后仿真出现的问题	吴静生 2018-11-16	85142	mrmx 2024-7-8 11:06
[讨论] 买的IP需要做同步处理吗？异步复位同步释放需要吗？	scutlee 2024-7-8	0659	scutlee 2024-7-8 09:54

1 ... 43 44 45 464748 49 50 51 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

快速发帖

浏览过的版块

站长推荐 /2