在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[讨论] ACE Evict事务 dreamer21 2024-7-17 01085 dreamer21 2024-7-17 16:57
[求助] Verilog中task和function的区别 时间在走人在变 2024-7-13 71185 时间在走人在变 2024-7-17 15:13
[求助] petalinux2023.2版本编译问题 daocaoly 2024-7-17 01055 daocaoly 2024-7-17 14:56
[解决] ACE传输类型 dreamer21 2024-7-16 0940 dreamer21 2024-7-16 20:16
[求助] icc的.map文件求助呀 鹅鹅鹅丶 2024-7-16 0584 鹅鹅鹅丶 2024-7-16 16:14
[资料] 求一份JESD220E,UFS3.1的协议文档 - [悬赏 200 信元资产] FIFO_empty 2024-7-16 21065 harry_hust 2024-7-16 11:33
[求助] spyglass 做nlint分析为什么不报位宽不匹配? janlesion 2022-9-21 84264 刀刀不刀刀 2024-7-16 10:47
[求助] spyglass cdc检查rule Ar_sync_int检查时crash zhou4539 2020-7-26 24402 漾_H2O 2024-7-16 10:22
[原创] 孩子都能学会的FPGA:第九课——多字节数据的发送和接收 chdaj58 2023-11-23 22787 罗伟淞 2024-7-16 09:08
[求助] idelay2 相位对齐问题 xapp855 听风漫步 2024-2-20 21741 人皆所向 2024-7-15 15:22
[求助] 关于静态时序分析pt问题 鹅鹅鹅丶 2024-7-11 41144 ljianlin 2024-7-15 14:39
[求助] ALTDDIO_OUT的输出始终为0 谁枫而飘 2016-6-17 32994 LiXinQ 2024-7-15 13:38
[讨论] vivado的ILA缺少文件 scutlee 2024-7-11 1651 jinfeier 2024-7-15 10:05
[求助] 使用modelsim仿真vivado的浮点运算ip报错 - [悬赏 50 信元资产] Ramsey 2019-6-26 34877 love_ee 2024-7-14 23:45
[求助] 关于跨时钟域打两拍目的的疑问 lipoi 2024-7-13 31281 yexingren21 2024-7-13 21:43
[求助] vcs带upf仿真,编译错误,找不到包 lk1210 2023-1-12 41372 枫林晓寒 2024-7-13 13:06
[求助] 下载IEEE论文 - [已解决] 孙莱维 2024-7-12 31161 warewise6836 2024-7-13 10:50
[求助] 为什么foundry厂要不停的更新PDK版本? orientview 2024-7-12 31199 chinataozi 2024-7-13 09:02
[原创] 原创-Verilog极简教程,附送源码和可执行环境 ic7x24 2018-4-4 63981 save_calling 2024-7-12 17:48
[求助] ambiq的超低功耗技术,有没有谁做过认真的分析和研究? orientview 2024-7-12 0620 orientview 2024-7-12 16:33
[讨论] spyglass读取一些仿真模型出错?? scutlee 2024-7-12 0571 scutlee 2024-7-12 14:31
[讨论] vivado的file list有定义的变量怎么办?? scutlee 2024-7-11 11312 janetchin 2024-7-12 13:58
[讨论] vivado综合一直卡在decloning instance scutlee 2024-7-11 2970 scutlee 2024-7-12 10:57
[求助] 又来求助了。。LVDS输出没有电压 YYFFLLMMNN 2020-10-28 77298 hr117700 2024-7-12 09:26
[求助] virtuoso 打印出波形,按住 shift+鼠标滚轮无法实现横轴缩放 soulermate 2024-6-5 31296 zwyu 2024-7-11 17:27
[讨论] 关于移位的操作 scutlee 2024-7-9 51246 liuguangxi 2024-7-11 13:32
[求助] GPIO输出 Blue_IC 2024-7-10 0705 Blue_IC 2024-7-10 15:25
[原创] 数字信号的FPGA实现 新人帖 mxg1233 2024-7-5 31143 wufeng233 2024-7-9 17:20
[讨论] fifo的almost full,almost empty有用吗?? scutlee 2024-7-4 21196 zjwsh001 2024-7-9 16:23
[求助] 改变分频器的输入时钟相位时,分频器中的触发器逻辑异常 leiyan18 2024-7-5 71281 leiyan18 2024-7-9 10:21
[讨论] vivado时钟的差分输入 scutlee 2024-7-5 1965 ee_wang7788 2024-7-9 09:39
[求助] 求教关于DC综合后仿真出现的问题 吴静生 2018-11-16 85140 mrmx 2024-7-8 11:06
[讨论] 买的IP需要做同步处理吗?异步复位同步释放需要吗? scutlee 2024-7-8 0659 scutlee 2024-7-8 09:54
[转贴] 仿真分频器时遇到很奇怪的情况 - [悬赏 100 信元资产] Mrikato 2024-7-7 0964 Mrikato 2024-7-7 20:22
[讨论] 资深芯片设计专家退休后会有单位返聘吗? dqwuf2008 2024-7-5 91589 sunjimmy 2024-7-7 15:38
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-30 04:48 , Processed in 0.021850 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块