数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31024|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 43 44 45 464748 49 50 51 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 是不是不用chipscope就只能看到端口的信号？？	scutlee 2024-4-29	0547	scutlee 2024-4-29 11:07
[求助] dc综合里报infeasible paths怎么解决	kyaaaa 2024-4-28	2999	kyaaaa 2024-4-29 09:47
[原创] MIPI I3C白皮书	castlerock 2023-8-30	51753	zqiaowen 2024-4-27 23:15
[求助] 有没有讲ISP verilog设计的书或资料	wangyangcha 2023-6-17	51674	清霜一梦 2024-4-27 22:04
[求助] vivado18.3 仿真波形与代码不一致，再次仿真又正确了	Neverlandx 2024-4-27	0768	Neverlandx 2024-4-27 20:49
[求助] e203 riscv中复位代码	nullptr 2024-4-27	01030	nullptr 2024-4-27 15:15
[求助] DC的相关问题	nullptr 2024-3-22	81399	nullptr 2024-4-27 15:09
[讨论] temperature sensor 的 digital offset cancellation有啥用处没？？	scutlee 2024-4-26	0474	scutlee 2024-4-26 15:20
[讨论] 有人了解三星5nm的temperature sensor 吗？？	scutlee 2024-4-26	0478	scutlee 2024-4-26 15:03
[讨论] uart的testbench怎么写呢？？？	scutlee 2024-4-25	3846	数学必考150 2024-4-25 18:05
[讨论] 异步复位同步释放和软复位	scutlee 2024-4-15	61045	robin0612 2024-4-25 15:47
[求助] 用Genus synthesis后缺少VDD VSS 问题	Jabbawackeez 2020-10-5	52580	leejohannes 2024-4-25 13:35
[求助] DC warning: The specified replacement character(_)is conflicting with the specified allowed or ...	starkxiu 2022-4-20	23285	starkxiu 2024-4-25 10:07
[求助] exciting host 如何理解？	yuanpin318 2024-4-24	2943	yuanpin318 2024-4-24 18:14
[原创] 分频电路（9分频）设计	不忘初心灬214 2019-8-15	88466	chf1 2024-4-24 16:36
[求助] FIR滤波器画图求解	海神波塞冬 2024-4-24	01051	海神波塞冬 2024-4-24 16:34
[求助] ISE环境下使用Verilog设计RAM写模块出现问题	xjmiles 2015-8-27	63671	cyt66 2024-4-24 16:27
[求助] ise综合的时候出现了问题（求助） ...2	cleocss 2010-9-5	1418479	cyt66 2024-4-24 15:02
[讨论] 可以直接#10ps 这样吗	scutlee 2024-4-24	1596	zsftm 2024-4-24 14:14
[讨论] use macro parama has not been defined	scutlee 2024-4-24	0456	scutlee 2024-4-24 13:48
[求助] DC和PT中的时序约束是同一个吗？ ...2	flyingsheep 2013-3-25	1817072	方山剑客 2024-4-24 11:51
[原创] 集成电路静态时序分析与建模-刘峰 - [悬赏 2 信元资产] ...2 3 4 5 6	songsong001 2021-5-10	5917432	yuanpin318 2024-4-24 10:04
[求助] 始终信号能接入到寄存器的D口做逻辑使用吗？	Wade_ 2024-4-23	21147	Wade_ 2024-4-24 09:34
[讨论] 假如芯片只有一个PLL，又要做clock gate	scutlee 2024-4-15	61087	scutlee 2024-4-24 09:28
[求助] verilog中使用task出现的问题 ...2	hxfwdzx 2012-1-3	1319922	binnq 2024-4-23 17:19
[求助] vcs 同步时钟采样问题-deraceclockdata没有用	xingerzh 2023-10-4	72039	binnq 2024-4-23 17:01
[资料] LEDA培训讲义 ...2	低空翾翔 2016-10-7	148344	yuanpin318 2024-4-23 10:52
[资料] uvm验证课程 ...2 3 4	fool123 2019-11-14	3013494	ZQDN4 2024-4-23 10:48
[原创] 请教大家，vcs仿真时间如何设置？	american007 2023-5-8	64444	树欲静 2024-4-23 10:39
[求助] VC Verification IP for SPI的Datasheet	Ellis 2024-4-22	01247	Ellis 2024-4-22 22:12
[讨论] DDR 怎么时序约束	scutlee 2024-3-23	41001	robin0612 2024-4-22 16:46
[原创] spyglass check rules文档仅供大家一起学习 ...2 3	licongkai 2023-2-17	225719	kaixindelei 2024-4-22 11:15
[求助] 请问DC综合的set_max_fanout和set_max_capacitance有什么区别呢	xingerzh 2024-4-20	0570	xingerzh 2024-4-20 15:01
[讨论] 不编译用verdi打开filelist看代码	scutlee 2024-4-18	21008	gaurson 2024-4-19 17:22
[求助] ic设计vs验证	yhcao 2024-4-17	51105	wuruic 2024-4-19 16:50

1 ... 43 44 45 464748 49 50 51 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31024|排名: 13

快速发帖

浏览过的版块

站长推荐 /1