数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31346|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 41 42 43 444546 47 48 49 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 如何看懂memory compiler导出的.lib文件，求各位大侠指教，万分感谢！	长路漫漫 2014-10-23	75349	lcw_2324 2024-9-14 11:43
[原创] 一份计算机体系结构书籍的清单	ljianlin 2024-9-12	61426	myl 2024-9-13 23:36
[求助] 怎么理解OTG的ADP协议	飞扬紫百合 2013-5-16	14383	上千万的繁荣 2024-9-13 22:01
[原创] set_flash_path get_ports rst?	lan123 2024-8-29	31891	upsidedown 2024-9-13 17:39
[求助] 求cmn600、cmn700,可交换，可购买	WLZY 2024-9-13	0781	WLZY 2024-9-13 17:18
[求助] 如何约束异步复位端口？	xylimm 2024-6-28	32236	upsidedown 2024-9-13 16:09
[求助] 求dw_iip_DWC_hbmx_ctrl IP，可购买可交换	WLZY 2024-9-13	0770	WLZY 2024-9-13 10:25
[求助] Cadence Nc-Verilog	s20090200 2019-12-31	23679	westdoor 2024-9-13 09:26
求助~~调整trimming电阻的方法	夏沙 2007-5-16	75649	ZixunWang 2024-9-13 03:29
[求助] 求IEEE1149.1 JTAG协议中文版 ...2	lvmingfiona 2013-1-2	1313956	Wissy 2024-9-12 16:37
[求助] 关于iso使能有效，但是信号未被隔离，添加了波形描述，请大佬帮忙看看 - [悬赏 100 信元资产]	SGengiant 2024-9-12	21114	SGengiant 2024-9-12 13:47
[求助] VIVADO布线求助	2737334429 2024-9-12	0965	2737334429 2024-9-12 11:39
[求助] modelsim 6.2b版本中的transcript窗口被我弄没了，找不到了	kuailexiari 2012-8-27	89220	风起天寒 2024-9-12 09:35
[求助] Formality: DFF0, DFF0X	yuanpin318 2024-9-10	42499	yuanpin318 2024-9-11 18:15
[讨论] 2024~现在数字设计哪个方向更有前途一些~	无夕之风 2024-9-6	75390	IC_Mu 2024-9-11 17:41
[原创] 模拟深似海，切不可故步自封，井底之蛙	中单一打九 2024-8-7	31736	hebut_wolf 2024-9-11 15:04
[求助] 差分时钟及PLL输出时钟约束 - [已解决]	Rainbowdawn 2024-9-10	23441	Rainbowdawn 2024-9-11 10:02
[讨论] 讨论一下xilinx vivado使用版本情况，尤其是使用Model Composer 和 System Genera的	kl_upc 2024-9-10	02140	kl_upc 2024-9-11 09:12
[原创] ADC7606代码verilog版 ...2	xianrenwang 2017-5-13	198488	finelei2002 2024-9-10 15:46
关于Sigma-Delta ADC 抽取滤波器的问题 ...2	wqy1985 2009-5-5	1310631	txlm 2024-9-10 09:23
[求助] 能用于Verilog的BCH码编解码算法 - [悬赏 50 信元资产]	QYiran 2024-9-9	0882	QYiran 2024-9-9 15:40
[求助] 差分时钟及PLL输出时钟约束	Rainbowdawn 2024-9-9	01273	Rainbowdawn 2024-9-9 14:53
[讨论] 1万个200bit怎么找出相同的数？？	scutlee 2024-9-4	52449	xhopo 2024-9-9 10:04
[原创] T22ULL/28NM GPIO ANALOG IO Design	joeount 2024-9-8	0969	joeount 2024-9-8 10:33
[原创] modelsim error：module “XXXX“ is not defined Error loading design	xlp 2024-9-7	01095	xlp 2024-9-7 15:34
[求助] xcelium仿真RISC-V运行函数printf	embeddedkernal 2024-8-25	31449	embeddedkernal 2024-9-7 13:41
[求助] Formality卡在99	kvinkin 2024-9-3	11878	my2817 2024-9-7 12:34
[求助] fork join的仿真问题	nullptr 2024-9-5	42267	nullptr 2024-9-6 18:00
[讨论] 请教关于数字IC工作频率的问题	Vincent9794 2024-8-20	12119	mailforreg1 2024-9-6 17:22
[求助] 求：非阻塞赋值没有延时或只有半个周期延时，这是什么原因造成的？ ...2	1027199631 2017-3-18	106514	苦学僧 2024-9-6 16:11
[求助] ASIC和FPGA设计中Verilog语言风格的区别	jinghew0 2024-8-31	52820	jinghew0 2024-9-6 16:02
[求助] 请各位大佬看看这个sdf反标得错误是啥原因！	liujw23 2024-9-6	43727	liujw23 2024-9-6 13:50
[资料] 新一代高效视频编解码H265/HEVC原理、标准与实现 ...2 3 4	running13 2020-3-6	3721140	wythelin 2024-9-6 11:36
[求助] 后仿waive掉时序违例后是如何采样的？	BranJiang 2024-9-5	22158	mikyli 2024-9-6 10:47
[讨论] 关于奇数分频50%占空比的分频器的SDC时钟约束	任大大 2024-8-21	63415	Blando 2024-9-6 10:09

1 ... 41 42 43 444546 47 48 49 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31346|排名: 10

快速发帖

浏览过的版块

站长推荐 /2