EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31114|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 41 42 43 444546 47 48 49 ... 889 / 889 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 一片FPGA芯片能例化几个ILA,MMCM,PLL和VIO？？？？？？	scutlee 2024-5-17	3873	yangxiaolanhi 2024-6-19 16:56
[求助] DMA传输实现的问题	pseudofjxl 2019-8-29	42850	mfkiwl 2024-6-19 16:21
[原创] DMA 原理疑问---流控制 ...2	494693243 2019-11-27	1610390	mfkiwl 2024-6-19 16:20
[讨论] reset有timing violation	scutlee 2024-6-19	3888	Lover_Momo 2024-6-19 16:11
[讨论] 用vivado仿真只能看到最顶层的信号波形吗？	scutlee 2024-5-15	1468	seayang811 2024-6-19 15:22
[讨论] vivadode vio和ila是什么关系？？	scutlee 2024-5-15	2785	seayang811 2024-6-19 15:21
[讨论] vivado 的ILA不在最顶层例化可以吗	scutlee 2024-5-16	21032	seayang811 2024-6-19 15:15
[讨论] 怎么用4选1 mux搭建一个1024选1选择器？？	scutlee 2024-6-19	2728	harry_hust 2024-6-19 14:11
[讨论] 时钟与脉冲	dreamer21 2024-6-17	2814	dreamer21 2024-6-18 18:39
[原创] 设计一个FPGA显卡，兼容Windows WDDM	VFINE 2024-6-16	41312	mfkiwl 2024-6-18 18:30
[求助] spyglass显示Domain_Missing什么意思，是这个时钟没有对应作用域吗 - [悬赏 52 信元资产]	tdtlsh 2024-6-18	0582	tdtlsh 2024-6-18 17:12
[原创] FPGA设计之时序约束	mdy-郭柏荣 2019-8-3	13477	mfkiwl 2024-6-17 20:15
[求助] 关于触发与握手 ...2	关东煮游泳 2024-6-11	111382	关东煮游泳 2024-6-17 19:02
[求助] ccs库计算	fangwang85 2024-6-13	1626	pc0918 2024-6-17 17:24
[讨论] 做spyglass遇到error？？	scutlee 2024-6-17	0541	scutlee 2024-6-17 16:49
[讨论] spyglass怎么屏蔽一些模拟模块？？	scutlee 2024-6-13	2855	scutlee 2024-6-17 16:46
[原创] 承接上个帖子，求问verilog中task用非阻塞赋值与阻塞赋值的区别	niuchenxu 2024-6-16	0761	niuchenxu 2024-6-16 18:58
[求助] verilog里task中使用非阻塞赋值	niuchenxu 2024-6-16	0687	niuchenxu 2024-6-16 18:49
[求助] VCS仿真，UVM验证平台，compile报错问题求助	justinherman 2022-7-2	32284	ruoshuihjjj 2024-6-16 11:05
[讨论] vivado卡在technology mapping 是什么意思？？？	scutlee 2024-5-8	61470	774110102 2024-6-14 16:50
[讨论] spyglass的模拟模块？？	scutlee 2024-6-14	0528	scutlee 2024-6-14 11:24
[求助] synplify XMR cross module reference 生成了black box	icdv_后生 2024-5-26	1792	icdv_后生 2024-6-14 09:35
[讨论] AXI Axcache[1]与4K边界处理	dreamer21 2024-6-13	1954	dreamer21 2024-6-13 21:04
[求助] spyglass吃RTL文件时，有的模块是现有IP，但是会报错 - [已解决]	tdtlsh 2024-6-13	11115	puxiancheng 2024-6-13 18:27
[求助] spyglass显示Domain_Missing什么意思，是这个时钟没有对应作用域吗 - [悬赏 12 信元资产]	tdtlsh 2024-6-13	0877	tdtlsh 2024-6-13 16:00
[求助] spyglassSDC报错，set_false_path拒绝应用于输出管脚悬空的地方应该怎么解决 - [悬赏 12 信元资产]	tdtlsh 2024-6-13	0755	tdtlsh 2024-6-13 15:56
关于DC综合的几个问题。望各位不吝指教！	东方之子yj 2008-3-31	817421	liuhao8365 2024-6-13 15:03
[求助] 求IEEEpaper about I3C	kk2009 2024-2-27	51353	igolaps 2024-6-13 14:02
[讨论] vivado有syntax error files	scutlee 2024-6-13	1814	A1985 2024-6-13 13:51
[求助] 学习ICC	鹅鹅鹅丶 2024-6-13	0529	鹅鹅鹅丶 2024-6-13 12:02
[讨论] vivado的操作怎么queued？？	scutlee 2024-6-7	1781	acgoal 2024-6-13 10:38
[讨论] PLL的输入和输出时钟是同步时钟吗？？	scutlee 2024-6-12	21201	scutlee 2024-6-13 10:07
[原创] Verilog数字VLSI设计教程Lab05详细流程	dreamer180 2019-11-16	32621	ic987ic 2024-6-12 21:46
[原创] Verilog数字VLSI设计教程Lab04详细流程	dreamer180 2019-9-24	11957	ic987ic 2024-6-12 21:45
[原创] ATPG Tutorial	dreamer180 2019-10-30	52443	igolaps 2024-6-12 19:11

1 ... 41 42 43 444546 47 48 49 ... 889 / 889 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31114|排名: 6

快速发帖

浏览过的版块

站长推荐 /1