数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 12 |主题: 31015|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 41 42 43 444546 47 48 49 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 可以找到一些开源的RTL级电路吗	靳俞苗苗 2024-5-6	41181	Clonasser 2024-5-12 19:48
[求助] dc怎么读入.f文件	数字fw 2024-5-11	1674	EEDong 2024-5-12 18:35
[求助] 暑期实习offer选择求助	yhcao 2024-5-11	1708	安落 2024-5-12 12:04
[求助] 谁做过DSP啊？	orientview 2024-5-10	6864	orientview 2024-5-11 20:02
[讨论] vivado 调用ila ，怎么会缺失文件？？？	scutlee 2024-5-9	41009	scutlee 2024-5-11 09:47
[求助] SPI中切换从选择信号 (ss_*_n) 以在数据帧之间进行切换有什么特殊作用？	IcerVictor 2024-5-9	2902	拾冠 2024-5-11 09:42
[求助] IC设计各个流程分别产生什么后缀的文件？	清葱黏梢 2013-9-12	44517	maxy 2024-5-11 09:38
[讨论] vivado的warning	scutlee 2024-5-10	2570	774110102 2024-5-11 09:30
[讨论] 经过MMCM的时钟应该怎么约束？？	scutlee 2024-5-9	31002	xiaoxiaochen 2024-5-11 06:22
[讨论] 用vivado做bifile debug	scutlee 2024-5-10	0562	scutlee 2024-5-10 21:32
[讨论] vivado的mmcm问题	scutlee 2024-5-10	0383	scutlee 2024-5-10 18:01
[讨论] vivado是不是可以配置代码特定信号的值	scutlee 2024-5-10	3616	ilmkduse 2024-5-10 17:32
[求助] zynq	elp00 2024-5-10	2701	elp00 2024-5-10 15:55
[讨论] vivado	scutlee 2024-5-10	0423	scutlee 2024-5-10 14:50
[求助] tsmc的sram	zhang_cc 2024-5-10	0924	zhang_cc 2024-5-10 14:18
[讨论] 会不会是数组太大导致vivado综合的问题？？	scutlee 2024-5-10	21070	helimpopo 2024-5-10 14:14
[讨论] vivado 的 synth.elab.expandBusRegLimit	scutlee 2024-5-8	2472	scutlee 2024-5-10 11:05
[求助] FPGA进行usb枚举，ACK握手无效	LB_Adams 2024-5-8	2718	LB_Adams 2024-5-10 09:15
[求助] ring_buffer 和 FIFO 有什么区别	yuanpin318 2024-5-8	11736	xiaoxiaochen 2024-5-10 02:05
[求助] 高通待遇	yhcao 2024-4-17	31054	yhcao 2024-5-9 22:39
[讨论] vivado 的 get_pins能找到，但是综合的时候就说没找到什么原因呢？？	scutlee 2024-5-9	0641	scutlee 2024-5-9 09:49
[资料] 下一代数据中心白皮书	xuanzhiyilian 2024-5-8	11052	伪界 2024-5-9 08:27
[资料] FPGA研究报告-2020年10月	xuanzhiyilian 2024-5-6	4988	liguchu 2024-5-8 13:54
[讨论] 用vivado 例化 clk_wiz,提示no pin match	scutlee 2024-5-8	0620	scutlee 2024-5-8 11:34
[求助] 有限域生成元问题请教	laotui 2024-5-7	0820	laotui 2024-5-7 19:56
[求助] DC	fangwang85 2024-5-7	0480	fangwang85 2024-5-7 19:27
[讨论] flow 转设计	hbzhang_0 2024-5-7	1745	flyskyseu 2024-5-7 17:25
[讨论] 访问DDR如果要跨越4K地址呢	scutlee 2024-3-27	41100	Hillusionary 2024-5-7 17:01
[讨论] vivado综合用的xdc	scutlee 2024-4-29	2671	scutlee 2024-5-7 15:06
[讨论] vivado一直卡在technology mapping是怎么回事？？？	scutlee 2024-5-7	0509	scutlee 2024-5-7 09:40
[求助] verilog有符号位和无符号位运算位宽是如何扩展的？	dkylx 2019-4-29	85786	plplpo 2024-5-6 20:03
[原创] 小总结一下verilog的位宽与数据转换	yifenqian 2016-3-4	47287	plplpo 2024-5-6 19:57
[原创] perf-v开发板烧录及debug总结	羽无芯 2021-1-9	24838	sun029 2024-5-6 18:29
[求助] Ehternet 1000base-x pcs/pma例化问题	3008202060 2016-6-16	65305	sun029 2024-5-6 16:27
[求助] verilog位扩展规则	plplpo 2024-4-30	21033	plplpo 2024-5-6 14:17

1 ... 41 42 43 444546 47 48 49 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 12 |主题: 31015|排名: 6

快速发帖

浏览过的版块

站长推荐 /1