数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 42 43 44 454647 48 49 50 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] fpga - [悬赏 1 信元资产]	GloriaMoran 2024-7-24	0744	GloriaMoran 2024-7-24 15:33
[原创] 数字IC工程师的技能树精华3 ...2 3 4 5 6..22	arthur_wang_orz 2012-2-3	212115869	wufeng233 2024-7-24 11:02
[原创] 数字设计验证，市场机会，行情信息	Tommy22333 2024-7-18	21086	Tommy22333 2024-7-24 10:03
[求助] spyglass low power关于mem的问题	grace-luo 2024-6-10	11409	cverilog 2024-7-24 09:03
[讨论] vivado用下降沿的时序约束	scutlee 2024-7-23	1843	工大鱼肉 2024-7-24 08:02
[讨论] mark_debug= true 影响DC综合吗？	scutlee 2024-7-23	1501	工大鱼肉 2024-7-24 07:57
[讨论] LUT使用超标，怎么办？？	scutlee 2024-7-23	1750	工大鱼肉 2024-7-24 07:56
[讨论] 怎么LUT用了263%？？？？	scutlee 2024-6-6	21183	scutlee 2024-7-23 21:15
[讨论] LUT用得比较多怎么办？？？	scutlee 2024-7-23	0530	scutlee 2024-7-23 21:09
[原创] 关于FPGA同时使用时钟的上升沿和下降沿的问题 ...2 3 4	lhrace 2011-10-26	3026651	hsgl 2024-7-23 16:48
[求助] verilog 变量\	fangwang85 2024-7-23	2840	fangwang85 2024-7-23 15:58
[求助] SRAM 选型和power分析求助 - [悬赏 1000 信元资产] ...2	yaya126 2016-5-5	149389	黄昏的故事 2024-7-23 14:52
[讨论] 怎么降低vivado的route延迟	scutlee 2024-7-23	0590	scutlee 2024-7-23 11:17
[讨论] spyglass遇到模拟IP的仿真文件怎么办？	scutlee 2024-7-23	0458	scutlee 2024-7-23 11:02
[讨论] 基于intel FPGA PMA实现400G infiniband 分析	wangjinming1118 2024-7-23	01432	wangjinming1118 2024-7-23 10:31
[求助] 关于DC-T(topographic)模式下的线延迟计算。	日晨难再 2024-7-23	0898	日晨难再 2024-7-23 09:47
[求助] 各个软件的用户手册的阅读策略	傅里叶大修罗 2024-7-22	11063	kaikanertan 2024-7-22 21:21
[求助] Synopsys VIP Memory模型更新方法	dreamer21 2024-6-21	21153	dreamer21 2024-7-22 16:45
[求助] 关于vivado综合，声明reg过大的报错	关东煮游泳 2024-7-22	61411	关东煮游泳 2024-7-22 16:19
[原创] 时序always 块里if 分支不写else 有可能综合出latch么	yongxinxue 2024-7-18	91757	darlingwqm 2024-7-22 16:13
[求助] 如何在用Verilog 实现优先级循环的中断	andy739 2013-11-18	46461	scutlee 2024-7-22 16:11
[求助] verdi安装不成功运行license出问题 - [悬赏 500 信元资产] ...2	yuanhong96 2017-4-12	1719493	liuxiangdong 2024-7-22 15:59
[讨论] 综合指定参数	scutlee 2024-7-22	0502	scutlee 2024-7-22 15:47
[讨论] mark_debug会影响DC综合吗	scutlee 2024-7-22	21053	qladxk2008 2024-7-22 15:13
[求助] 跪求DWC_pcie_dtl_dm_databook 的5.71a版本 - [悬赏 100 信元资产]	年轻的国王 2024-7-19	21223	smrecnik 2024-7-22 10:13
[求助] Verdi查看断言的波形既没有红色的箭头也没有绿色的箭头，只有绿色的\|	小兔子宝宝哒 2022-7-28	23587	denghuan 2024-7-21 17:41
[原创] nvme ip RTL源码 ...2 3 4 5 6..20	1014003606 2018-3-8	19652266	maicheal 2024-7-21 11:51
[求助] Synopsys DMA疑问 ...2	mysoul 2020-6-10	157678	yangc_veri 2024-7-20 22:26
[原创] 工艺库问题	鹅鹅鹅丶 2024-7-19	1947	tfpwl_lj 2024-7-20 13:04
[转帖]Synopsys工具介绍 ...2 3 4 5 6..7	一声叹息 2004-9-21	6934794	hebut_wolf 2024-7-19 11:25
[求助] 6T SRAM DC综合	Stefan_Qi 2024-7-17	11005	nettlefish123 2024-7-19 11:06
[求助] 综合网表问题	2441697316 2024-7-19	0881	2441697316 2024-7-19 10:01
[求助] DC综合求助	鹅鹅鹅丶 2024-7-17	41078	kk2009 2024-7-19 02:35
[求助] 关于DC综合无输出端口的问题 ...2	鹅鹅鹅丶 2024-6-3	112264	kevon_kk 2024-7-18 14:30
[求助] PT中设置顶层文件的一些问题	鹅鹅鹅丶 2024-7-11	11031	kevon_kk 2024-7-18 14:25

1 ... 42 43 44 454647 48 49 50 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

快速发帖

浏览过的版块

站长推荐 /2