EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31114|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 42 43 44 454647 48 49 50 ... 889 / 889 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[招聘] CPU数字设计资深工程师,薪资不超过150万现金都可以	梁山伯与猪硬来 2024-6-12	2971	梁山伯与猪硬来 2024-6-12 18:48
[原创] 关于Verilog数字VLSI设计教程Lab01用到的library	dreamer180 2019-9-11	52855	ic987ic 2024-6-12 16:34
[解决] 分享：vivado中进行Simulation和Synthesis遇到的问题	北极的星辰 2024-6-12	0753	北极的星辰 2024-6-12 11:02
[原创] 关于Verilog数字VLSI设计教程Lab01详细流程	dreamer180 2019-9-11	32279	ic987ic 2024-6-11 22:08
[原创] 关于Verilog数字VLSI设计教程Lab02详细流程	dreamer180 2019-9-17	22177	ic987ic 2024-6-11 22:06
[原创] Verilog数字VLSI设计教程Lab03详细流程	dreamer180 2019-9-20	32615	ic987ic 2024-6-11 22:00
[讨论] C910门控时钟单元	dreamer21 2024-6-11	2881	dreamer21 2024-6-11 21:22
[原创] primetime（pt）中这个gui界面的Endpoints Summary是什么？请教各位大神	瓜大数字ic鼠鼠 2024-6-2	2903	瓜大数字ic鼠鼠 2024-6-11 17:03
[讨论] reset怎么约束？？	scutlee 2024-6-11	1803	ymz615 2024-6-11 11:28
[讨论] PLL的输出还有clock div需要始终约束吗？	scutlee 2024-6-11	0474	scutlee 2024-6-11 10:41
[原创] FPGA设计技巧之常用模块划分 ...2	chop147 2017-5-15	134457	liguchu 2024-6-11 08:35
[资料] AMBA资料	ICer_hao 2024-6-5	2973	lipinshengxp 2024-6-10 20:53
[求助] 求助，IC617安装SMIC的PDK时virtuoso不能被唤起	FYLee 2024-6-9	31088	In-lucky 2024-6-10 15:19
[资料] Non-Volatile Memory Express (NVMe) Introduction	AlvinRolling 2024-1-17	51179	maximusjenna 2024-6-10 12:08
[资料] 数字电子技术基础阎石第5版高清PDF带目录 ...2	13261887255 2022-7-15	103508	bamtu 2024-6-9 07:50
[原创] Xilinx FPGA电源设计与注意事项	chop147 2023-1-17	22483	ic886 2024-6-8 23:05
[原创] 【学习FPGA必看】一个FPGA小白的自述	chop147 2022-12-13	12316	ic886 2024-6-8 22:54
[资料] 【推荐】FPGA至简设计学习案例200例-每周定时更新 ...2	chop147 2022-7-20	114428	ic886 2024-6-8 22:45
[原创] FPGA时序约束分享04_output delay 约束(连载）	chop147 2022-7-27	12085	ic886 2024-6-8 22:35
[原创] XILINX FIFO写不进去的问题(实用分享)	chop147 2022-3-2	52848	ic886 2024-6-8 22:24
[原创] FPGA设计实用分享02 之 XILINX的可参数化FIFO	chop147 2022-3-9	63226	ic886 2024-6-8 22:19
[原创] Xilinx官方的DP例程的建立步骤	chop147 2024-6-8	11929	ic886 2024-6-8 21:21
[原创] PCIE项目案例合集	chop147 2024-6-8	01245	chop147 2024-6-8 15:21
[原创] edp和V-by-on接口设计	chop147 2024-6-8	0772	chop147 2024-6-8 15:18
[讨论] Sigma-delta ADC中的DNL和INL有没有必要去关注和评估？ ...2	艾克0928 2017-9-12	107512	Riching 2024-6-7 22:23
[讨论] vivado 模块被当成了blackbox	scutlee 2024-6-7	0556	scutlee 2024-6-7 11:26
[求助] 求移知上的AMBA进阶之AXI总线实战，可分摊学费	ysyandysm 2024-6-6	0837	ysyandysm 2024-6-6 17:11
[讨论] Altera HLS学习路径	海神波塞冬 2024-6-6	0810	海神波塞冬 2024-6-6 16:30
[讨论] 关于卡尔曼滤波的FPGA实现的想法	李宝绪 2014-1-20	12142	blazar 2024-6-6 15:33
[求助] spygalss cdc 数据用作时钟的报错怎么解决	kassadin 2024-6-4	6955	kassadin 2024-6-6 15:17
[求助] 有关nic400自带的dct综合脚本的问题	吕归尘 2024-6-4	61288	吕归尘 2024-6-6 10:16
[资料] VCS使用手册	ICer_hao 2024-6-5	2998	icroad 2024-6-6 00:50
[资料] PCIE资料	ICer_hao 2024-6-5	1904	ic886 2024-6-5 21:53
[原创] Spyglass CDC检查脚本模板 ...2	ICer_hao 2024-3-6	132556	ic886 2024-6-5 21:42
[讨论] 用vivado综合完工程，文件路径就变了，那我怎么刷新文件呢？？	scutlee 2024-6-5	0579	scutlee 2024-6-5 18:29

1 ... 42 43 44 454647 48 49 50 ... 889 / 889 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31114|排名: 6

快速发帖

浏览过的版块

站长推荐 /1