设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (166) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 9 |主题: 31056|排名: 8 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[原创] DMA 原理疑问---流控制 attach_img  ...2 494693243 2019-11-27 1610134 mfkiwl 2024-6-19 16:20
[讨论] reset有timing violation scutlee 2024-6-19 3802 Lover_Momo 2024-6-19 16:11
[讨论] 用vivado仿真只能看到最顶层的信号波形吗？ scutlee 2024-5-15 1423 seayang811 2024-6-19 15:22
[讨论] vivadode vio和ila是什么关系？？ scutlee 2024-5-15 2711 seayang811 2024-6-19 15:21
[讨论] vivado 的ILA不在最顶层例化可以吗 scutlee 2024-5-16 2948 seayang811 2024-6-19 15:15
[讨论] 怎么用4选1 mux搭建一个1024选1选择器？？ scutlee 2024-6-19 2648 harry_hust 2024-6-19 14:11
[讨论] 时钟与脉冲 dreamer21 2024-6-17 2748 dreamer21 2024-6-18 18:39
[原创] 设计一个FPGA显卡，兼容Windows WDDM 新人帖 attach_img VFINE 2024-6-16 41168 mfkiwl 2024-6-18 18:30
悬赏 [求助] spyglass显示Domain_Missing什么意思，是这个时钟没有对应作用域吗 - [悬赏 52 信元资产] tdtlsh 2024-6-18 0533 tdtlsh 2024-6-18 17:12
[原创] FPGA设计之时序约束 mdy-郭柏荣 2019-8-3 13379 mfkiwl 2024-6-17 20:15
[求助] 关于触发与握手  ...2 关东煮游泳 2024-6-11 111237 关东煮游泳 2024-6-17 19:02
[求助] ccs库计算 fangwang85 2024-6-13 1571 pc0918 2024-6-17 17:24
[讨论] 做spyglass遇到error？？ scutlee 2024-6-17 0506 scutlee 2024-6-17 16:49
[讨论] spyglass怎么屏蔽一些模拟模块？？ scutlee 2024-6-13 2758 scutlee 2024-6-17 16:46
[原创] 承接上个帖子，求问verilog中task用非阻塞赋值与阻塞赋值的区别 新人帖 niuchenxu 2024-6-16 0665 niuchenxu 2024-6-16 18:58
[求助] verilog里task中使用非阻塞赋值 新人帖 niuchenxu 2024-6-16 0606 niuchenxu 2024-6-16 18:49
[求助] VCS仿真，UVM验证平台，compile报错问题求助 justinherman 2022-7-2 32186 ruoshuihjjj 2024-6-16 11:05
[讨论] vivado卡在technology mapping 是什么意思？？？ scutlee 2024-5-8 61343 774110102 2024-6-14 16:50
[讨论] spyglass的模拟模块？？ scutlee 2024-6-14 0495 scutlee 2024-6-14 11:24
[求助] synplify XMR cross module reference 生成了black box icdv_后生 2024-5-26 1716 icdv_后生 2024-6-14 09:35
[讨论] AXI Axcache[1]与4K边界处理 dreamer21 2024-6-13 1875 dreamer21 2024-6-13 21:04
悬赏 [求助] spyglass吃RTL文件时，有的模块是现有IP，但是会报错 - [已解决] tdtlsh 2024-6-13 11037 puxiancheng 2024-6-13 18:27
悬赏 [求助] spyglass显示Domain_Missing什么意思，是这个时钟没有对应作用域吗 - [悬赏 12 信元资产] tdtlsh 2024-6-13 0808 tdtlsh 2024-6-13 16:00
悬赏 [求助] spyglassSDC报错，set_false_path拒绝应用于输出管脚悬空的地方应该怎么解决 - [悬赏 12 信元资产] tdtlsh 2024-6-13 0703 tdtlsh 2024-6-13 15:56
关于DC综合的几个问题。望各位不吝指教！ 东方之子yj 2008-3-31 817158 liuhao8365 2024-6-13 15:03
[求助] 求IEEEpaper about I3C attachment kk2009 2024-2-27 51262 igolaps 2024-6-13 14:02
[讨论] vivado有syntax error files scutlee 2024-6-13 1748 A1985 2024-6-13 13:51
[求助] 学习ICC 鹅鹅鹅丶 2024-6-13 0503 鹅鹅鹅丶 2024-6-13 12:02
[讨论] vivado的操作怎么queued？？ scutlee 2024-6-7 1694 acgoal 2024-6-13 10:38
[讨论] PLL的输入和输出时钟是同步时钟吗？？ scutlee 2024-6-12 21128 scutlee 2024-6-13 10:07
[原创] Verilog数字VLSI设计教程Lab05详细流程 attachment dreamer180 2019-11-16 32530 ic987ic 2024-6-12 21:46
[原创] Verilog数字VLSI设计教程Lab04详细流程 attachment dreamer180 2019-9-24 11887 ic987ic 2024-6-12 21:45
[原创] ATPG Tutorial attachment dreamer180 2019-10-30 52366 igolaps 2024-6-12 19:11
[招聘] CPU数字设计资深工程师,薪资不超过150万现金都可以 梁山伯与猪硬来 2024-6-12 2877 梁山伯与猪硬来 2024-6-12 18:48
[原创] 关于Verilog数字VLSI设计教程Lab01用到的library attachment dreamer180 2019-9-11 52732 ic987ic 2024-6-12 16:34
下一页 »
1 ...383940414243444546... 888下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-30 18:33 , Processed in 0.020528 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块