在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 求国内主要的IP产商资料 新人帖 芯动先生 2024-8-30 01302 芯动先生 2024-8-30 17:39
[讨论] default value for import export task port are not supported scutlee 2024-8-30 01277 scutlee 2024-8-30 11:23
[原创] Tessent Tutorial dreamer180 2019-10-30 32945 sunshouhua 2024-8-29 23:13
[讨论] 传输门和三态门优缺点讨论 hehuachangkai 2023-10-28 43650 hsgl 2024-8-29 17:39
[求助] generator是否可综合? sunshuo571116 2020-8-11 74391 jinghew0 2024-8-29 15:18
[求助] PCB连线漏连 时间在走人在变 2024-8-29 0920 时间在走人在变 2024-8-29 13:49
[求助] 西安IC设计 Tommy22333 2024-8-28 01377 Tommy22333 2024-8-28 17:05
[讨论] 假如有pin mux,怎么做时序约束?? scutlee 2024-8-15 51415 Liang_Xiaoqian 2024-8-28 15:23
[调查] 大家在用xilinx的那个系列搞产品?  ...2345 jacksonzh 2011-12-28 4729584 周一 2024-8-28 14:58
[讨论] 关于US_8ths的设置 m8510a 2022-8-30 23117 shuxinglong 2024-8-27 14:15
[原创] SystemVerilog学习(2):搭建学习环境  ...2 sivar 2010-12-5 1011687 Lchangjiang 2024-8-27 09:28
[原创] 时序约束 羽无芯 2021-1-9 14763 phenixsong 2024-8-26 20:18
[求助] synopsys dw pcie dma时序问题如何解决? 新人帖 指点江山 2024-8-26 01127 指点江山 2024-8-26 16:10
[解决] 已解决 kyaaaa 2024-8-26 0604 kyaaaa 2024-8-26 13:55
[求助] 异步FIFO设计求助 时间在走人在变 2024-6-18 51249 A涂11 2024-8-26 13:40
[求助] spyglass AIPK 入迷 2022-8-1 12271 入迷 2024-8-25 13:54
[资料] 几种脚本语言学习资料 新人帖  ...2 ICer新人 2022-4-7 176632 left2write 2024-8-24 22:04
[求助] 寻tsmc 16nm FFC工艺library以及16nm下的SRAM compiler  ...2 tezhong 2018-10-22 116524 left2write 2024-8-24 21:38
[讨论] 免费EDA工具,免安装,仅限学习目的使用  ...23456..9 iNostory 2018-10-3 8245541 left2write 2024-8-24 21:27
[求助] SMIC工艺安装 .SMIC_PDK_install命令输入后没有弹出金属选择,终端进入文本模式 - [悬赏 200 信元资产] xiaoChen_123 2024-8-20 41321 xiaoChen_123 2024-8-24 16:28
[讨论] 用逻辑信号做reset,怎么约束?? scutlee 2024-8-21 31034 scutlee 2024-8-23 16:44
[资料] Altera大学计划SD控制器源码 ffq513 2020-9-14 43953 Newstyle 2024-8-23 16:33
[求助] spyglass power报sglib里没有与门反相器等基础元件 cyannn 2024-8-23 1697 cyannn 2024-8-23 14:08
[求助] VCS在sim时对异步复位同步释放的寄存器报hold的violation问题,谢谢 新人帖 IC牛马 2024-8-20 21105 IC牛马 2024-8-23 10:30
[求助] 关于Memory Compiler的Register File sunbox98 2024-8-21 41141 sunbox98 2024-8-23 09:19
[讨论] 一直都不太明白Verilog不完整的if语句会产生锁存器,前辈筒子们杀进来。。  ...23 fkl523 2014-10-21 2613328 zdy66 2024-8-23 09:14
[原创] 孩子都能学会的FPGA:第二课——第一个FPGA工程(用计数器实现流水灯) chdaj58 2023-11-16 62173 Sinyuel_Lau 2024-8-22 17:50
[求助] vivado FPGA同源时钟怎么约束 学习使我快乐 2024-8-22 0949 学习使我快乐 2024-8-22 17:28
[求助] 做数字PHY可以往哪些方向跳? 新人帖 _StoneCold 2024-8-20 1940 levan000 2024-8-21 21:52
[求助] 请教关于数字IC工作频率的问题 Vincent9794 2024-8-20 11046 大神父王喇嘛 2024-8-21 10:46
[求助] stm32f4 系列 DMAC lewis.l.l 2024-8-21 0655 lewis.l.l 2024-8-21 10:25
[解决] Design Compiler is not enabled. (DCSH-1) 新人帖 liubei3121 2024-5-1 31488 karenmengmeng 2024-8-21 09:51
[求助] spyglass cdc reset_sync02 新人帖 - [已解决] Petra6 2024-8-19 62601 zhaohx_1208 2024-8-21 09:41
[原创] CY7C68000 实现High Speed USB2 UART dodoee 2024-8-20 0758 dodoee 2024-8-20 18:16
[求助] TEMPUS的create spice deck怎么用? 摸摸肉肉 2021-4-8 32751 IC菜鸟3号 2024-8-20 16:41
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-30 05:18 , Processed in 0.019199 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块