设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于PLL的输入时钟与输出时钟相位的关系 ...
123
返回列表 发新帖
楼主: gzdy

[求助] 关于PLL的输入时钟与输出时钟相位的关系

[复制链接]
yangchan135692
发表于 2022-8-25 09:25:17 | 显示全部楼层
如果用了分频器，输出和反馈之间就存在延时相位差，PLL只能保证输入和反馈之间没有相位差
回复 支持 反对

举报

我想不够高
发表于 2023-4-28 23:25:58 | 显示全部楼层
学习了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

kl_upc
发表于 2024-7-26 15:12:45 | 显示全部楼层
pll允许有稳定的相位偏差
回复 支持 反对

举报

gccywu
发表于 2024-7-26 15:29:20 | 显示全部楼层
学习了
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 00:18 , Processed in 0.015722 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表