请问designware 怎么在fpga上应用？

sylkyo · 发表于 2008-6-3 14:37:29

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

前些日子用designware 的ip 设计了一个小模块，请问怎么在xilinx的fpga上应用？网上的帖子也看了不少，但是还是一头的雾水，请教高人指点！

volcanozhd · 发表于 2008-6-3 16:41:40

选择支持designware的综合工具,
可以用dc fpga去综合,对于verilog的designware ip可以使用certify,调用dw_verdilog.v一起做综合(vhdl还没综合过,应该处理方法差不多,具体可以看看帮助文档).
综合出网表后其他就一样了

sylkyo · 发表于 2008-6-5 20:45:23

很感谢,但是能具体指点一下么?

我希望使用 synplify tool 去综合(结合design ware liberary) 后在fpga 上实现, 问题是我使用了大量的Design Ware 的 float point alu unit(比如 DW_fp_addsub, mult,div 等), 但是synplify 并不支持所有的fp unit, 请问应该具体怎么做呢? 谢谢!!

volcanozhd · 发表于 2008-6-6 10:17:55

我采用的流程是:
各模块各自综合生成edf文件,design ware用dc fpga去综合,因为是synopsys自己的工具,所以支持没问题.
至于其他自己写的模块,只要能综合,随你用什么工具了
把各个模块定义成black box并与顶层一起综合
FPGA pr的时候调用顶层edf和各个模块的edf
欢迎高人补充

gaopeng828 · 发表于 2008-7-7 18:12:55

dc虽然能综合fpga的，但是必须要咏对应的库，而且支持的不是很好。
所以FPGA，最好还是用厂家提供的工具比较好。
综合的结果很不错。

sunsy0531 · 发表于 2008-7-9 16:55:27

学习中

vividsoft · 发表于 2008-8-31 11:08:26

Would you please upload [email=designw@re]designw@re[/email] here?

yong_1789 · 发表于 2008-9-1 10:23:18

谢谢，学到了新东西

boris_xue · 发表于 2009-3-3 10:19:42

提示: 作者被禁止或删除内容自动屏蔽

boris_xue · 发表于 2009-3-3 10:21:20

提示: 作者被禁止或删除内容自动屏蔽

boris_xue boris_xue 当前离线积分 0 头像被屏蔽	发表于 2009-3-3 10:19:42 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
boris_xue boris_xue 当前离线积分 0 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

boris_xue boris_xue 当前离线积分 0 头像被屏蔽	发表于 2009-3-3 10:21:20 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
boris_xue boris_xue 当前离线积分 0 头像被屏蔽
	回复支持反对举报

请问designware 怎么在fpga上应用？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1