verilog有符号位和无符号位运算位宽是如何扩展的？

dkylx

求助：verilog有符号位和无符号位运算位宽是如何扩展的？
三种情况下：有符号位和有符号位，无符号位和无符号位，有符号位和无符号位，位宽是如何扩展的？
还有如果无符号数之前有多个运算符，比如单bit数先取反(~)再与其他多bit无符号数运算，是先做位宽扩展再取反，还是取反后当做单bit再做符号位扩展运算？

chindis

单bit的有符号数，不知道你想表达什么意思

yoyo1234

学习，学习

asic_service

为了防止歧义（或需要记住verilog语法的定义），可以手工自己补充sing位，这样就不用管语法怎么规定的了。

回答完，推荐个数字IC设计深度入门课：
试听：https://ke.qq.com/course/379407?tuin=64ce5e2a
基本单元电路结构：https://ke.qq.com/course/379544?tuin=64ce5e2a
跨时钟域电路设计：https://ke.qq.com/course/386895?tuin=64ce5e2a
STA分析原理：https://ke.qq.com/course/390121?tuin=64ce5e2a
DC综合实例：https://ke.qq.com/course/395037?tuin=64ce5e2a

arthurwang

有符号位: 以MSB进行扩展, 无符号位: 补0
进行运算前 (e.g. A|B, A+B, A&B…), 都需要将两个操作数扩展, 让长度相同.
但是单纯取反(~) e.g. ~A, 则不需要扩展

arthurwang

有符号位:以MSB进行扩展, 无符号位: 补0

进行运算前(e.g. A|B, A+B, A&B…), 都需要将两个操作数扩展, 让长度相同.

但是单纯取反(~)e.g. ~A, 则不需要扩展

chindis

arthurwang 发表于 2019-4-30 00:34
有符号位:以MSB进行扩展, 无符号位: 补0 进行运算前(e.g. A|B, A+B, A&B…), 都需要将两个操作数扩展, 让长 ...

如果定义了有符号的数据，即使位宽不一致也可以自动补齐，尤其是乘法器的时候，自动补齐特别方便

chevroletss