FPGA的CIC滤波器IP核仿真

gongzh12345

求助！！！本人在学习ip核关于CIC模块。
我在使用quartus2的ip核生成了CIC的文件包，然后再利用ip核自动生成的<wenjianming>_tb.v文件进行仿真。但是这个仿真总是读取不了它自动生成的txt文件，输入完全没有导入任何数据。

                               
登录/注册后可看大图

                               
登录/注册后可看大图

仿真报错是#Error: (vsim-PLI-3084):<wenjianweizhi>: $feof : Argument 1 is not a valid file descriptor.
由于这个程序完全是ip核自动生成，所以我觉得可能是设置等问题。。。但是一直没改好。。。
大神救救我吧。。。。





还有一个顶层模块的仿真，这个是别人已经生成好输出的程序，但是在我电脑上就无法载入数据。并且以<文件名>_tb.v出现了上述问题，以.vt
文件进行仿真出现了下面的问题，这个问题之前也曾经出现。
测试程序：
`timescale 1 ps/ 1 ps
module data_acquistion_vlg_tst();
// constants                                          
// general purpose registers
reg eachvec;
// test vector input registers
reg [1:0] Gnd;
reg Vcc;
reg clk_12M;
reg clk_48M;
reg clken;
reg [13:0] dataIn;
reg [31:0] phi_inc_i;
reg reset_n;
// wires                                               
wire [17:0]  fft_out_imag;
wire [17:0]  fft_out_real;
reg [13:0] dataMem [0:144];
// assign statements (if any)                          
data_acquistion i1 (
// port map - connection between master ports and signals/registers   

.\Gnd (Gnd),

.\Vcc (Vcc),

.clk_12M(clk_12M),

.clk_48M(clk_48M),

.clken(clken),

.dataIn(dataIn),

.fft_out_imag(fft_out_imag),

.fft_out_real(fft_out_real),

.phi_inc_i(phi_inc_i),

.reset_n(reset_n)
);



integer i;
integer w_file_real;
integer w_file_imag;
  initial
begin
$readmemh("data_in.txt",dataMem);
w_file_real = $fopen("fft_out_real.txt");
w_file_imag = $fopen("fft_out_imag.txt");

Vcc=1'b1;
Gnd=2'b00;
phi_inc_i=32'd1073741824;
#0 clk_48M=1'b0;
#0 clk_12M=1'b0;
#0 reset_n=1'b0;
#0 clken=1'b1;
#125 reset_n=1'b1;
end
always #10.4167 clk_48M=~clk_48M;
always #41.6667 clk_12M=~clk_12M;
always @(posedge clk_48M or negedge reset_n)
begin
if(!reset_n)

begin

dataIn<=14'b0;

i<=0;

end
else if(i<=144)

begin

dataIn<=dataMem;

i<=i+1;

end
else

begin

dataIn<=dataMem;

i<=0;

end
end
always @(posedge clk_12M or negedge reset_n)
begin
if(reset_n)
begin
$fdisplay(w_file_real,"%h",fft_out_real);
$fdisplay(w_file_imag,"%h",fft_out_imag);
end
end

endmodule

                               
登录/注册后可看大图

                               
登录/注册后可看大图