在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1192|回复: 4

[求助] 新人求助FIR插值滤波器的Verilog代码

[复制链接]
发表于 2023-6-13 10:00:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
新人求助FIR插值滤波器的Verilog代码,最近在做sd DAC 需要编写插值滤波器的verilog代码 请问有没有资料推荐
发表于 2023-6-13 14:41:20 | 显示全部楼层
matlab 直接生成吧
 楼主| 发表于 2023-6-13 16:02:38 | 显示全部楼层


树欲静 发表于 2023-6-13 14:41
matlab 直接生成吧


但是插值部分好像不能生成  只能生成fir低通滤波器部分
发表于 2023-6-13 18:24:02 | 显示全部楼层


dyczs 发表于 2023-6-13 16:02
但是插值部分好像不能生成  只能生成fir低通滤波器部分


插值用一个一阶的CIC
发表于 2024-2-27 16:19:41 | 显示全部楼层
upsample部分需要自己写,剩下的matlab生成就可以吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 21:37 , Processed in 0.016568 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表