DC的相关问题

nullptr

DC综合后的网表里面寄存器的TI、TE端都接了0.怎么把它替换成库里的tie low元件”TIELHD“呢？一个一个修改的话太多了，在综合之前有没有什么命令能做这个呢？图中是以加法器为例，我自己的改变方法。

nirvana_pear

可以像做eco一样，disconnect，然后create tie cell，再连上就行

FrozenlipX

为什么要在syn前搞这个？

nullptr

nirvana_pear 发表于 2024-3-22 17:23
可以像做eco一样，disconnect，然后create tie cell，再连上就行

大佬能说详细点吗？刚开始学这些东西，都在走别人的流程。

nullptr

FrozenlipX 发表于 2024-3-22 17:59
为什么要在syn前搞这个？

用astro做自动布局布线时，接0的这些pin会报错float point，接上tie low之后就没问题了。

FrozenlipX

nullptr 发表于 2024-3-22 22:20
用astro做自动布局布线时，接0的这些pin会报错float point，接上tie low之后就没问题了。
...

那你应该再astro里解决，正常flow里就有个专门的步骤的,  好像是connect pg时一起搞的
太久没用astro了，不太记得，你上网查一查
你这种人手去搞的流程不是标准做法，很不安全，网表尽量不要有手动改的地方，除非做一些特别的ECO

nullptr

FrozenlipX 发表于 2024-3-23 18:34
那你应该再astro里解决，正常flow里就有个专门的步骤的,  好像是connect pg时一起搞的
太久没用astro了， ...

感谢大佬，我再研究研究。

robin0612

如果不需要插扫描链，综合时compile命令不要带-scan选项，那么DFF就不会带这些端口；
其次，如果是要插扫描链，但这些DFF由于存在DRC违例无法串链，可以用 set_dft_insertion_configuration -unscan true 来告诉工具将这些DFF替换为普通不带TI，TE的DFF。

nullptr

robin0612 发表于 2024-4-22 16:49
如果不需要插扫描链，综合时compile命令不要带-scan选项，那么DFF就不会带这些端口；
其次，如果是要插扫描 ...

这里用scan选项只是展示一种接0、1的情景，有些逻辑中存在接1、0的情况不知道怎么解决。