为什么这种结构的复位电路可以避免复位不同步的问题

wenfangsibao · 发表于 2024-4-25 20:45:58

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 wenfangsibao 于 2024-4-25 20:45 编辑

今天看到某位同学总结的复位电路知识点，觉得很受用。但是有一点还是不太明白，为什么下图中的电路结构可以避免不同的寄存器在不同的时钟周期内复位的问题。请大牛点拨一下。
我的理解是，rst_i1 到达右边并联的两组复位电路reset_pin的时间相对于其对应的clock 信号来说也是随机的。也是就是说后面的两个复位电路中的第一级寄存器还是存在输出亚稳态的可能啊。
复位.jpg

hehuachangkai · 发表于 2024-4-26 09:31:52

至少你贴的图复位还是异步的，但可以解决复位撤离问题。复位撤离时，时钟不来，还会由于内部输出环锁住，继续处于复位状态，只有最近一个沿来了才会撤离；在下一个沿后续级联的DFF再撤离。。

wenfangsibao · 发表于 2024-4-30 15:22:46

已自悟。谢谢

[讨论] 为什么这种结构的复位电路可以避免复位不同步的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2