spygalss cdc 数据用作时钟的报错怎么解决

kassadin

存在如下电路：数据信号输出到另一个触发器的时钟端作为时钟使用，实现低功耗的数据边沿捕获；同时这个信号还会作为数据使用。
这个信号如果不定义为时钟，跑cdc会报clock unconstraint
如果把这个信号定义为时钟，跑cdc会报时钟用作非时钟的error

请教下有经验的前辈，这种一般是怎么处理的？？

统一鲜橙多

waive

harry_hust

数据信号分两路，一路正常做数据，一路插一个CK buffer，clock create 在 buffer 输出端

kassadin

统一鲜橙多 发表于 2024-6-4 13:57
waive

老哥，是约成时钟后waive还是直接waive？
如果不约成时钟的话，好像下级触发器是没有时钟域的，这会不会影响cdc检查？是不是综合的时候也会报触发器没有时钟约束？

约时钟的话，该怎么约？前级触发器的时钟派生嘛？

kassadin

harry_hust 发表于 2024-6-4 14:48
数据信号分两路，一路正常做数据，一路插一个CK buffer，clock create 在 buffer 输出端 ...

老哥，创建时钟是用前级触发器的时钟派生嘛，具体时钟频率怎么定义呢？像边沿捕获这种逻辑，脉冲是随机产生的。

还有就是，添加的这个时钟约束，是不是也要给到综合的时候用呢？还是说只为了清cdc？

harry_hust

kassadin 发表于 2024-6-6 10:59
老哥，创建时钟是用前级触发器的时钟派生嘛，具体时钟频率怎么定义呢？像边沿捕获这种逻辑，脉冲是随机产 ...

既然是clock，肯定是要综合的时候加的。
可以create generated clock，频率可以看前级触发器输出的最高频率是多少，否侧就按前级触发器clock 的二分频设置就行了。

kassadin

harry_hust 发表于 2024-6-6 13:55
既然是clock，肯定是要综合的时候加的。
可以create generated clock，频率可以看前级触发器输出的最高频 ...

好的好的，谢谢大佬