[求助] 求问designware的div_lp_pipe IP是用什么算法实现的？

[复制链接]

leolew

发表于 2024-6-5 09:58:29 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

最近在学习浮点除法的硬件实现，了解到大多数处理器设计都是用SRT算法实现除法。

对于fp32来说，计算除法除数为24bit，用SRT算法的话，基2需要迭代24次，基4需要迭代12次，看起来是固定的latency。
想参考designware 的浮点IP实现方式，请问一下有大神知道DW的浮点IP用的是哪种算法吗？是怎么做到可以任意设置pipeline stage的呢？

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-22 04:31 , Processed in 0.012236 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[求助] 求问designware的div_lp_pipe IP是用什么算法实现的？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2