在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 565|回复: 0

[原创] PCIE项目案例合集

[复制链接]
发表于 2024-6-8 15:21:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
PCIE项目概述
1. 支持WINDOS系统和LINUX系统
2. 支持PCIE X1、X2、X4、X8模式
3. 支持PCIE 2.0和PCIE 3.0,可达上传最高速率20Gbit/s
4. 提供上位机驱动以及DEMO工程和测试板
5. 提供AXI接口或者MDY易用接口
6. 提供各种开发板,节省开发时间
7. 采购核心板,免费赠送PCIE程序

明德扬在PCIE高速传输方案积累了丰富的技术,传输的带宽利用率可达到90%以上,延迟可达到理论的最低延迟值。
明德扬能够根据客户的需求(需求、延迟和应用等),为客户提供定制的PCIE解决方案,欢迎您与我们联系,沟通洽谈。
下面是我司为客户定制的方案介绍,下面方案已经应用到航天航空、雷达等领域,经受住客户和市场的检验。

案例一. PCIE某大数据处理项目
  核心技术:
1. 4路3.125G光纤的传输;
2. 4路高速AD信号采集;
3. 4片800M时钟的DDR3缓存;
4. 高速PCIE的通信。
6.png

案例二. PCIE高速数据采集项目
  核心技术:

1. PCIe接口,速率为40 Gbps;
2. DDR3,速率为1600MT/s;
3. 高速数字硬件设计与处理;
4. 高速数据通信。
7.png
案例三. PCIE高效率传输方案项目
  核心技术:
1. 支持 4 通道 AD 数据同时上行,支持 4 通道 DA 数据同时下行;
2. PCIE 链路为 8x Gen3 时, 数据传输带宽大于 4GB/s,误码率低于 10-14;
3. 使用最新 XILINX 官方 XDMA 驱动,稳定可靠;
4. 支持 16 路用户中断;
5. 支持 XILINX 7 系列以上的全系 FPGA;
6. 支持 Windows/Linux 系统。





案例四. PCIE低延迟采集方案项目
  核心技术:
1. 最高支持 8 通道 AD 数据同时上行,最高支持 8 通道 DA 数据同时下行;
2. PCIE 链路为 8x Gen3 时,数据传输带宽大于 5.7GB/s,误码率低于 10-14;
3. 驱动采用类 DPDK 架构,通过轮询模式, 内存零拷贝机制,可达到理论最低延迟。
4. 支持 16 路用户中断;
5. 支持 XILINX 7 系列以上的全系 FPGA;
6. 支持 Windows/Linux 系统。
有PCIE项目外包需求欢迎咨询兰老师:18011939283微信同步

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 09:42 , Processed in 0.014972 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表