关于带UPF综合问题。

1339650739

本人目前主要在学习低功耗验证这一块，目前有一个疑惑。   我的UPF中用到了isolation，level shifter，power switch， retention。在综合之后，工具吐出了一版新的UPF'；以及网表。网表中插入了isolation，level shifter 以及retention的dff。但是在吐出的UPF’中，只添加了level shifter的电源连接关系，而没有retention的电源连接关系，那我改如何去做DC综合之后的网表仿真呢？不知道他的电源连接关系，怎么去实现这个model的功能呢？？

轩辕紫冀

不是很清楚。关于保持单元，是不是需要通过指令设置呀？LS是可以自动插入的。其他可以吗？

1339650739

我是希望得到解答，目前自己在摸索这方面的知识，这方面的资料目前没有找到呢

多线程维生素

楼主解决了吗？
我综合后网表仿真，retention断电之后不能恢复数据（latch跟着断电了），感觉跟电源连接有关系

SGengiant

多线程维生素 发表于 2023-10-11 17:46
楼主解决了吗？
我综合后网表仿真，retention断电之后不能恢复数据（latch跟着断电了），感觉跟电源连接有 ...

借楼问一下，做综合时是不是需要引用专用的库，就是包含isolation cell或者level shifter cell的库？否则会报这样的warning：
The target library contains no replacement for isolation cell "~";it was not translated，这些库的名称一般都是怎样的呢

多线程维生素

SGengiant 发表于 2023-10-15 10:56
借楼问一下，做综合时是不是需要引用专用的库，就是包含isolation cell或者level shifter cell的库？否则 ...

综合需要低功耗的库
综合会插入iso，retention单元，pnr插入power Switch
名称有LPK关键词

Subandly

多线程维生素 发表于 2023-10-11 17:46
楼主解决了吗？
我综合后网表仿真，retention断电之后不能恢复数据（latch跟着断电了），感觉跟电源连接有 ...

我也遇到这个问题了，请问解决了嘛？

多线程维生素

Subandly 发表于 2024-1-15 22:04
我也遇到这个问题了，请问解决了嘛？

工艺库的问题，doc功能描述跟verilog模型功能不一致，retention 的verilog单独仿真才发现的

burtliu

如果你只是为了验证upf的正确性，可以直接用RTL+upf来仿真，基本的upf问题都能仿真出来，电源的连接关系不是在DC综合的网表中体现的，是PR最终吐出来的带pg的网表，用这个网表可以仿真真实的电源关系（包括power domain，isolation，retention 等。。。）

Subandly

多线程维生素 发表于 2024-1-16 15:07
工艺库的问题，doc功能描述跟verilog模型功能不一致，retention 的verilog单独仿真才发现的
...

请问你用的是哪个库呀，具体行为应该是怎么样的？单独仿真应该怎么做呀？卡住好几天了