关于SOC中的总线AXI/AHB/APB

lifes · 发表于 2012-3-2 09:54:56

正在学习AXI，受教

lifes · 发表于 2012-3-2 10:03:00

正在学习AXI，受教

shuli198349 · 发表于 2012-3-10 00:59:30

当然你要把所有ip都挂到axi上肯定是可行的，纯技术上。
但是你要说服老板我这个i2c实现function部分用了50个dff，axi接口用了300个dff，你觉得老板会答应？
而且，你还要说服老板，因为axi要跑300MHz。所以我的I2C要跑300MHz，否者还要花费300个dff来做synchronization，老板就疯了。

如果出于划分fpga造成的问题，我的原则是用同一套bus，如axi的系统尽量不要跨fpga。因为axi本来就不是用来做芯片间连线的。如果实在放不下，在不改架构的前提下一种比较简单的做法是做一个axi转fifo的module，因为axi的信号实在是太多了，fifo可以做的比较简单一点，data+push、pop+full/empty这些就可以了，可以节省一些fpga的io。

chenjin19850101 · 发表于 2012-3-10 14:53:32

很HAO ～谢谢

chenjin19850101 · 发表于 2012-3-10 14:54:08

YIQIXUEXIZHONG～谢谢

tommyluc · 发表于 2012-3-10 16:15:28

高級的BUS比較浪費POWER

kinglea · 发表于 2012-3-10 16:16:24

好贴,学习~~

gateslee · 发表于 2012-3-10 22:23:53

1、AXI总线的ARBITER和DECODER会导致单条AXI总线结构的资源会随着其总线上MASTER端口和SLAVE端口的增加成几何级增长。因此好得SOC架构中不应在带宽最高的AXI总线上放置低速SLAVE设备。
简言之，8x8的AXI总线综合后的资源要比4x4的大的多得多得多。
2、由于众多低速接口IP的带宽较低，因此大多都是AHB或APB接口。若将APB接口SLAVE放置在AXI接口上，需要增加协议转换桥，这又是增加了一定的多余资源。

GIOOIG · 发表于 2012-6-8 16:41:28

实战技术贴，学习了

icghost · 发表于 2012-6-12 14:24:53

接口不同的速度造成的，在项目中经常见到多个bus共存的情形，需要考虑到performance以及power的权衡，以及开发难易度，现在很多IP都是直接买的VIP，通过不同的桥转换

[原创] 关于SOC中的总线AXI/AHB/APB

站长推荐 /2