在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 925|回复: 3

[讨论] 自己搭一个clk gate和用icg哪个更好

[复制链接]
发表于 2024-8-15 14:18:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×


                               
登录/注册后可看大图



如果要DC插入icg是不是可以这样写

always@(posedge tem_clk)
if(tem_clk_en)
tem_clk_gated <= tem_clk;

两种方式那个更好呢
发表于 2024-8-16 01:09:37 | 显示全部楼层
肯定是ICG好
回复 支持 反对

使用道具 举报

发表于 2024-8-16 10:08:58 | 显示全部楼层
自己搭的器件delay你把握不住
回复 支持 反对

使用道具 举报

发表于 2024-8-16 10:39:01 | 显示全部楼层
ICG好。
自己手写的门控逻辑存在这些问题:1. cell不确定,DC综合可能根据工具命令替换成了其他cell。2. 在后端布局布线时候无法确保生成的cell会放在一起,导致时序会出现偏差。
当然,可以让综合用 set_clock_gat_style 命令把特定的这种形式的写法综合成 ICG 门控,不过会增加额外的工作量。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-7 12:38 , Processed in 0.013433 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表