在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 874|回复: 2

[讨论] 假如一个MUX有输出A,B和输出C

[复制链接]
发表于 2024-8-15 11:09:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
输入A,B有一个是clock,一个是data,由另外得信号来切换。

输出C是clock,
那么应该怎么约束呢
发表于 2024-8-15 11:19:58 | 显示全部楼层
约束什么? 组合逻辑,时钟不应该直接穿过去么?
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-8-15 14:15:46 | 显示全部楼层


   
watertree 发表于 2024-8-15 11:19
约束什么? 组合逻辑,时钟不应该直接穿过去么?


这是一个pin mux。

A和B谁是data谁是clock不确定,可以切换。
输出C就只是clock。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-8 10:18 , Processed in 0.019284 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表