请教各位大牛，为什么DFT流程中，我做了LBIST，测试覆盖率反而下降了

IC菜鸟无敌 · 发表于 2021-7-7 11:45:19

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位，最近项目里有个情况：ATPG我使用了两套流程：
第一，用tessent工具插入了测试点，再做scan insert和x-bounding，然后再做EDT，但不做LBIST,再做ATPG，测试覆盖率可以达到99%
第二，还是用工具插入了测试点，再做scan insert和x-bounding，然后做EDT/LBIST的混合流程，再做ATPG，测试覆盖率只有91%
这是为何？我做了LBIST之后，测试覆盖率反而下降了，我看了一下，做了LBIST之后，增加了7%的寄存器，而且这些寄存器都是不带SI/SE pin的寄存器，没有加入扫描链，还有与之相连的组合逻辑，也肯定扫描不到。我再想为什么做ATPG时，工具不排除掉LBIST的逻辑，计算覆盖率啊。
这种情况，大家怎么看，如何解决？

杰克淡定 · 发表于 2021-7-9 14:25:03

本帖最后由杰克淡定于 2021-7-9 14:31 编辑

scan的覆盖率，是针对整芯片而言的。你的BIST电路是在scan链插入之后做的，那么BIST电路对于scan来说就是不可测的逻辑，scan的覆盖率自然就低了。至于你说，覆盖率报告为什么不自动排除掉不可测的逻辑？按照你这个说法，一个电路可以完全不插入scan链，然后在覆盖率报告中排除掉所有不可测点，这样覆盖率都是100%了。这种自己骗自己的100%覆盖率，还有什么价值和存在意义？

quanqiutong · 发表于 2021-7-9 15:29:06

lbist增加7%的register？这增加的也太多了

jatxl3 · 发表于 2022-2-6 13:35:12

工具没有那么智能，手动排除lbist就可以

vivi_Tina · 发表于 2023-5-17 09:04:42

学习了！

[讨论] 请教各位大牛，为什么DFT流程中，我做了LBIST，测试覆盖率反而下降了

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2