在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 314|回复: 4

[求助] verilog编译出错

[复制链接]
发表于 2024-9-20 18:16:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
这是一个5位的超前进位加法器,17、18、21、22这四行一直报错,看了半天也没头绪,求大佬解惑
微信图片_20240920181602.png
发表于 2024-9-20 18:43:48 | 显示全部楼层
It seems that the SystemVerilog compile option was not used. If that's the case, sum, pi, gi, and ci should be declared as reg, and pi and gi cannot be declared as reg and have their values assigned using assign.
 楼主| 发表于 2024-9-21 10:38:24 | 显示全部楼层
忘了error贴上来,这里补一下,这四行报的错一模一样



Error (10170): Verilog HDL syntax error at test1.v(17) near text: "=";  expecting ".", or an identifier. Check for and fix any syntax errors that appear immediately before or at the specified keyword.


发表于 2024-9-21 11:24:17 | 显示全部楼层
漏了always @*或者assign
 楼主| 发表于 2024-9-21 11:39:38 | 显示全部楼层
我靠,这低级错误也能犯,我真的是无语,谢谢大佬指点!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 20:28 , Processed in 0.018227 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表