[原创] FPGA资源激增

[复制链接]

Dawnt

发表于 2024-11-19 10:01:08 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

请问一下大佬们，如果FPGA每个寄存器的输出直接用作组合逻辑的输入，没有寄存器单独存在，这样增加条件综合后会导致资源激增吗？当我增加一个if条件的and条件后资源激增了将近百分之二十，查看综合后的RTL Viewer感觉没有什么大变化，大概是什么原因啊？是写作规范的问题吗？

补充内容 (2024-12-12 17:28):
是减少一个if条件的and条件后资源激增了将近百分之二十

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-25 16:24 , Processed in 0.013456 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] FPGA资源激增

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2