FPGA资源激增

Dawnt

请问一下大佬们，如果FPGA每个寄存器的输出直接用作组合逻辑的输入，没有寄存器单独存在，这样增加条件综合后会导致资源激增吗？当我增加一个if条件的and条件后资源激增了将近百分之二十，查看综合后的RTL  Viewer感觉没有什么大变化，大概是什么原因啊？是写作规范的问题吗？