在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 339|回复: 4

[讨论] 啥是out external delay

[复制链接]
发表于 2024-11-11 17:34:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
啥是output external delay 和input external delay
屏幕截图 2024-11-11 173116.png
发表于 2024-11-11 18:03:57 | 显示全部楼层
留给外部模块的time,我们现在是外部7/10 , 内部3/10
发表于 2024-11-11 20:14:44 | 显示全部楼层
就是set_output_delay/set_input_delay定义的delay,定义片外时序信息
 楼主| 发表于 2024-11-11 20:53:46 | 显示全部楼层


IcerVictor 发表于 2024-11-11 18:03
留给外部模块的time,我们现在是外部7/10 , 内部3/10


你是说input_delay 0.3*clk,output_delay 0.7*clk??

发表于 2024-11-13 09:27:32 | 显示全部楼层


scutlee 发表于 2024-11-11 20:53
你是说input_delay 0.3*clk,output_delay 0.7*clk??


应该是input_delay 0.7*clk,output_delay 也是0.7*clk,你看timing report的时候 他会有不同类型 一般是 in2reg  reg2out  in2out ,in2reg  reg2out 都是只算一个0.7clk 然后0.3留给内部该模块,in2out  虽然既有input和output 但报告上也是只算了一个0.7clk
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 15:47 , Processed in 0.017128 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表