verilog编辑器选择

gongjian11

  之前使用过emacs的verilog-mode,写代码，它的自动化生成真的是比较方便，能快速连接代码的端口。但是有个不好的地方就是，我整理好的模块端口列表，在例化的时候C-c，C-a之后，这些端口被打乱成了input，inout，output来分类，这样在阅读代码的时候，不是很好（整理好的端口列表已经打乱）。另外还有一个习惯，就是在例化的时候每行有多个端口，比如.a(a),.b(b),.c(c),
.d(d),.e(e),.f(f),.g(g)
这样例化，有个优点就是代码的阅读性要好些（这种写法是很多大公司强制不能这样写的，）

  后来使用了notepad++，自己定制了该程序，文本编辑还行，但是定义信号端口列表等有太多的重复劳动，没有emacs用起来好用（就）


  想看看大家都用什么编辑器写代码，或者有华为海思，其它IC设计公司都用什么编辑器

my2817

为了verilog-mode入emacs的坑，已经出不来了。verilog-auto后，它的顺序可以调整，自定义顺序端口要放在autoinst前面；所有端口都挤到一起，确定这样阅读性要好些?

my2817

还有，现在编辑器那么多，真没必要选这玩意儿

gongjian11

my2817 发表于 2021-1-10 22:52
还有，现在编辑器那么多，真没必要选这玩意儿

这个notepad++现在反华，是该放弃使用了

gongjian11

my2817 发表于 2021-1-10 22:51
为了verilog-mode入emacs的坑，已经出不来了。verilog-auto后，它的顺序可以调整，自定义顺序端口要放在aut ...

如果使用了AUTOINST之后，还要自己再把修改的拧出来，再根据module里面整理，这样违背了AUTOINST自动例化的初衷了

比如下面这段代码，将相同功能的信号放到端口列表里面一起，在例化的时候直接例化就可以了。

黑桃ACE

用sublime，有自动例化的插件，端口顺序和定义顺序是一样的。 ，

gongjian11

黑桃ACE 发表于 2021-1-11 22:24
用sublime，有自动例化的插件，端口顺序和定义顺序是一样的。，

好的，谢谢

holliwood

再用visual studio code

uu_chasel

vs code

ListenCC

同VS Code