在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8546|回复: 8

[讨论] ZYNQ仿真-PS+PL侧全仿如何开展?

[复制链接]
发表于 2017-11-28 11:08:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,本人从事FPGA开发,原来接触的FPGA仿真都是纯粹的FPGA(就是现在的纯PL侧),与其它外设的交互都是自己建立总线模型(bfm)实现。之前用过的仿真手段多是modelsim+debussy或vcs+verdi。现在在学习zynq,尝试使用modelsim+debussy对zynq的PS和PL全仿,但是鼓捣好久也没能成功,现在抛出这个话题,希望有过经历的人给予指导,是不是以后我们只能对PL侧进行仿真,PS侧需要自己建立总线模型?还是怎样一种方式呢?请大家能多多发表意见,十分感谢!!!
 楼主| 发表于 2017-11-28 11:11:17 | 显示全部楼层
先顶一个
发表于 2018-10-9 11:03:11 | 显示全部楼层
回复 2# hansmmm


   有方案了吗?
发表于 2018-10-9 13:51:46 | 显示全部楼层
关注!!!!!!
发表于 2018-10-10 09:35:45 | 显示全部楼层
这个问题关注一下,上次试了一下,也没搞定
发表于 2018-10-10 20:05:54 | 显示全部楼层
不知道xilinx给没给PS侧的仿真model,感觉概率不大的
发表于 2019-1-30 15:11:32 | 显示全部楼层
ddr没有vip仿不了。
数据写过去没反应。
数据量不大的话,可以做一个带axi inf的bram模块,把访存行为验证好,axi进到ps之后的行为不用验证,zynq自己应该可以保证。

其他的基本都可以正常仿真。
我们目前是这样,带bd的都在vivado自带的xsim下面仿真。
其他的在modelsim下面,用uvm

也可以考虑整合到一起,但是需要花费一些时间,我们没有尝试。
这里面可能也有一些坑,尤其是bd的东西拿到modelsim里面。
之前尝试过,modelsim报一堆错误,由于不是必须的方案,所以没花时间去debug。

虽然很多地方可以绕路,不过没有vip是有一些受限的。
公司做最好还是买。
发表于 2022-1-9 17:38:28 | 显示全部楼层
very good thx
发表于 前天 20:22 | 显示全部楼层
请问答主有解决方案了吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 02:49 , Processed in 0.020631 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表