请教Level-shift的设计

pasher

..                          --- VDD   
                             |
                      ----------------
                     |                |
                 P0   --            --  P1
                    <-- ||---   --||-->
                      --     \ /    --
                     |        /       |
                     |       / \      |
                C----|-------   ------|-----D
                     |                |
                     |                |
                 N0   --            N1 --  
                      ->||--A          ->||--B
                      --               --
                     |                |
                     |                |
                      ----------------
                               |
                              --- VSS


输入为A,B, 输出为C,D. A电压值为0～X1, B=!A, VDD > A, 请教电路中P0,P1,N0,N1的W/L的设计,和Level-shift工作原理,以及A和VDD之间的
压差要满足什么条件呢?

[ 本帖最后由 pasher 于 2007-9-29 11:16 编辑 ]

xiny06707

上面的电路中，pmos的w/l要小于nmos的，out的电位由gnd～vdd

joe_chen

能更详细解释？

sxb416

It is easy to design!!!!

dylan_uestc

低到高的的levelshift，一般把NMOS做强~

神般存在

回复 5# dylan_uestc


   能详细解释一下吗

飘飘出尘

神般存在 发表于 2016-5-12 16:51
回复 5# dylan_uestc

因为n管在和p管竞争，如果n管不强一点的话，可能会使得电路稳定在dc path的状态