在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11925|回复: 5

请教Level-shift的设计

[复制链接]
发表于 2007-9-29 11:13:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
..                          --- VDD   
                             |
                      ----------------
                     |                |
                 P0   --            --  P1
                    <-- ||---   --||-->
                      --     \ /    --
                     |        /       |
                     |       / \      |
                C----|-------   ------|-----D
                     |                |
                     |                |
                 N0   --            N1 --  
                      ->||--A          ->||--B
                      --               --
                     |                |
                     |                |
                      ----------------
                               |
                              --- VSS


输入为A,B, 输出为C,D. A电压值为0~X1, B=!A, VDD > A, 请教电路中P0,P1,N0,N1的W/L的设计,和Level-shift工作原理,以及A和VDD之间的
压差要满足什么条件呢?

[ 本帖最后由 pasher 于 2007-9-29 11:16 编辑 ]
发表于 2007-11-15 16:59:02 | 显示全部楼层
上面的电路中,pmos的w/l要小于nmos的,out的电位由gnd~vdd
发表于 2008-3-3 17:29:15 | 显示全部楼层
能更详细解释?
发表于 2009-6-8 17:00:37 | 显示全部楼层
It is easy to design!!!!
发表于 2012-11-8 18:26:20 | 显示全部楼层
低到高的的levelshift,一般把NMOS做强~
发表于 2016-5-12 16:51:06 | 显示全部楼层
回复 5# dylan_uestc


   能详细解释一下吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 21:49 , Processed in 0.019519 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表