|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
请教:类似于 Xilinx 的 IDDR、ODDR 这样的做 SDR、DDR 转换
IDDR #(
.DDR_CLK_EDGE("SAME_EDGE_PIPELINED"), // "OPPOSITE_EDGE", "SAME_EDGE"
// or "SAME_EDGE_PIPELINED"
.INIT_Q1(1'b0 ), // Initial value of Q1: 1'b0 or 1'b1
.INIT_Q2(1'b0 ), // Initial value of Q2: 1'b0 or 1'b1
.SRTYPE ("SYNC" ) // Set/Reset type: "SYNC" or "ASYNC"
) IDDR_rxd (
.Q1 (gmii_rxd[i] ), // 1-bit output for positive edge of clock
.Q2 (gmii_rxd[i+4] ), // 1-bit output for negative edge of clock
.C (rgmii_rx_clk ), // 1-bit clock input
.CE (1'b1 ), // 1-breset_nit clock enable input
.D (rgmii_rxd[i] ), // 1-bit DDR data input
.R (reset ), // 1-bit reset
.S (1'b0 ) // 1-bit set
);
哪位大侠能说下它的实现方式或者有它的代码可以分享?非常感谢!
会先产生一个 180° 相位差的时钟对下降沿那路数据采样?
|
|