如何约束所有跨时钟域路径？

cyannn

coolbear2021 发表于 2024-10-11 09:50
要求bit skew小，之前见过的一种方法是利用时钟树实现。把每个bit的寄存器输出约束为generated clock，然 ...

这个思路牛逼

upsidedown

coolbear2021 发表于 2024-10-11 09:50
要求bit skew小，之前见过的一种方法是利用时钟树实现。把每个bit的寄存器输出约束为generated clock，然 ...

"用时钟树的skew来约束各个bit到下一级寄存器的skew" 这句话是什么意思？
尽管每个bit对应触发器的Q pin创建为generated clock，但这条线的终点是其他触发器的D pin，这样的clock_as_data与普通的data并没有区别。如何约束多根信号线的skew？

coolbear2021

upsidedown 发表于 2024-10-11 13:58
"用时钟树的skew来约束各个bit到下一级寄存器的skew" 这句话是什么意思？
尽管每个bit对应触发器的Q pin ...

我记得是在后端工具的时钟树约束中，要将对应的D端声明时钟终点（类似于CK端），工具就不会当成普通的clock as date了，这样就可以一起作时钟树了。

upsidedown

coolbear2021 发表于 2024-10-11 14:04
我记得是在后端工具的时钟树约束中，要将对应的D端声明时钟终点（类似于CK端），工具就不会当成普通的clo ...

意思是强迫工具把cell的数据pin当作时钟pin？假定这样可以操作，如何通知工具把没有交汇（即不存在任何相关时序关系）的几根时钟线做平衡呢？

coolbear2021

upsidedown 发表于 2024-10-11 14:20
意思是强迫工具把cell的数据pin当作时钟pin？假定这样可以操作，如何通知工具把没有交汇（即不存在任何相 ...

是的，相当于强迫工具把数据pin当作时钟pin。至于skew，做时钟树时，可以把原时钟和所有generate的时钟当成同步时钟的group，并且一起做时钟树，这样工具就会通过插入时钟buf，保证时钟树上的时钟pin的skew尽可能小，由于那些数据pin被当成时钟pin，彼此之间就相对平衡了。

upsidedown

coolbear2021 发表于 2024-10-11 14:37
是的，相当于强迫工具把数据pin当作时钟pin。至于skew，做时钟树时，可以把原时钟和所有generate的时钟当 ...

感觉说得通。这样就完全由后端工具负责，逻辑综合不做处理。

cyannn

coolbear2021 发表于 2024-10-11 14:37
是的，相当于强迫工具把数据pin当作时钟pin。至于skew，做时钟树时，可以把原时钟和所有generate的时钟当 ...

一般的skew对齐应该没要求这么精确吧

upsidedown

cyannn 发表于 2024-10-12 17:57
一般的skew对齐应该没要求这么精确吧

这哪有一般不一般的。你提的问题，只有你知道要求多精确。