设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 如何约束所有跨时钟域路径？
1234
返回列表 发新帖
楼主: cyannn

[求助] 如何约束所有跨时钟域路径？

[复制链接]
发表于 昨天 11:01 | 显示全部楼层
请问我设置了 set_clock_group -asynchronous -allow_paths -group {clk1} -group {clk2}，在没有设置两时钟域之间max_delay的情况下，report_timing又出现了两时钟域之间交互的违例情况，违例的路径和不设置异步时钟组之前相同。这种是什么原因？
回复 支持 反对

使用道具 举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-25 09:02 , Processed in 0.009668 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表