在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: qiang0204

[讨论] 数字设计的成长阶梯大讨论

[复制链接]
发表于 2018-10-1 22:49:39 | 显示全部楼层
楼主说得很对 一定是要先想好电路 再写代码
我可以给大家推荐一个方法 很多人问过我verilog怎么学
我的答复都是想要学verilog 先要把讲verilog语法的书扔掉 verilog是一种建模语言 没有什么语法需要学的
想要学verilog 去把数字电路基础学个透 各种逻辑电路锁存器的电路结构 然后自己亲手从画卡诺图开始 然后自己化简 到最后画出电路图做一遍
学好了这些 再去看verilog是如何通过建模来模拟这些电路的 你会发现 以后你写verilog时脑子里一定会是具体的电路
发表于 2018-11-16 19:39:57 | 显示全部楼层
回复 9# djsly4321


   做个实际的项目或者实习去
发表于 2018-11-16 20:06:08 | 显示全部楼层
自上而下,自下而上。两种模式缺一不可。看你所处的阶段和位置。
发表于 2018-11-19 17:31:07 | 显示全部楼层
LZ总结的挺好!
发表于 2021-6-28 22:33:42 | 显示全部楼层
shoucang学习收藏
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 15:17 , Processed in 0.019943 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表