码力分享基于FPGA实现CDMA扩频通信中的同步系统毕业设计

xieyangyilu

当今世界，通信系统中使用的通信技术层出不穷。在无线通信中，由于用户移动引起的多普勒效应和接收机与发射机使用的晶振不同，使得在发射机与接收机之间产生频偏。而且由于信道的不理想性，发送信号会产生传播时延。任何一种通信技术都需要同步，同步算法的优劣直接影响整个通信系统的性能。可以这么说，如果没有精准的同步算法，就不可能进行可靠的通信，因此同步是通信双方进行可靠传输的前提。在CDMA系统中，如果收发没有同步，就不能正确的提取信息，导致通信失败。

本文主要讲述了CDMA码元同步的FPGA的实现。首先介绍国内外CDMA扩频通信技术的发展趋势。然后介绍了modelsim和quartus II开发工具的使用，以及介绍了FPGA的基础知识。在第三章介绍扩频系统定义、扩频通信的理论基础，性能指标、DS扩频系统的组成与原理，在此基础上介绍了常见的扩频码序列，和DS扩频系统的信号发送与接收。在此基础上在quartusII开发系统中设计出CDMA码元同步系统的Verilog程序，通过将Verilog文件导入到modelsim仿真可知，上述设计能正确的完成同步、跟踪。

关键词：CDMA，码元同步，FPGA，Verilog

整个CDMA码元同步系统框图如下所示：ref[7:0]为输入阈值信号，clk为输入时钟信号，en为使能信号，rst_n为复位信号，setm1、setm2、setm3、setm4为失步控制端。error为误差指示信号，error为1时，表示收发没有误差。mro为发送Gold码信号。Syn为滑动指示信号，syn出现高电平时，收端本地Gold开始滑动一个码元。

                               
登录/注册后可看大图

图4-21 cdma码元同步系统框图

cdma码元同步系统测试代码如下：

module cdma_syn(clk,rst_n,setm1,setm2,setm3,setm4,en,
  ref,mr0,syn,error  );
input clk;
input rst_n;
input setm1;
input setm2;
input setm3;
input setm4;
input en;
input [7:0] ref;
output mr0;
output syn;
output error;
wire [3:0] gold_syn;
wire [2:0] moutput;
sender sender(
.clk(clk),
.rst_n(rst_n),
.setm1(setm1),
.setm2(setm2),
.setm3(setm3),
.setm4(setm4),
.moutput(moutput),
.gold_syn(gold_syn)
    );
reciever01 reciever01 (
    .rst_n(rst_n),
    .clk(clk),
    .en(en),
    .insign(moutput[2]),
    .indata(moutput[1:0]),
    .ref(ref),
    .mt0(gold_syn[0]),
    .mr0(mr0),
    .syn(syn),
    .error(error)
    );
reciever02 reciever02 (
    .rst_n(rst_n),
    .clk(clk),
    .en(en),
    .insign(moutput[2]),
    .indata(moutput[1:0]),
    .ref(ref),
    .mt0(gold_syn[1]),
    .mr0(mr1),
    .syn(syn1),
    .error(error1)
    );
reciever03 reciever03 (
    .rst_n(rst_n),
    .clk(clk),
    .en(en),
    .insign(moutput[2]),
    .indata(moutput[1:0]),
    .ref(ref),
    .mt0(gold_syn[2]),
    .mr0(mr2),
    .syn(syn2),
    .error(error2)
    );
reciever04 reciever04 (
    .rst_n(rst_n),
    .clk(clk),
    .en(en),
    .insign(moutput[2]),
    .indata(moutput[1:0]),
    .ref(ref),
    .mt0(gold_syn[3]),
    .mr0(mr3),
    .syn(syn3),
    .error(error3)
    );
Endmodule

写好测试文件后，将其导入modelsim中仿真可得如图4-22、4-23波形

                               
登录/注册后可看大图

图4-22 cdma码元同步系统仿真波形1

                               
登录/注册后可看大图

图4-23 cdma码元同步系统仿真波形2

正如图4-22所示，error为持续高电平，则收发一致，完成了同步。将图4-22缩小，可以得到如图4-23所示的波形，由此图可以看出，系统完成了跟踪，在相当长的时间内一直保持error高电平不变。

在本设计中，介绍国内外CDMA扩频通信技术的发展趋势。介绍了modelsim和quartus II开发工具的使用，以及介绍了FPGA的基础知识。从介绍扩频系统定义开始介绍，介绍了扩频通信的理论基础，性能指标。接着介绍了常见的DS扩频系统的组成与原理，在此基础上介绍了常见的扩频码序列，和DS扩频系统的信号发送与接收。介绍了接收端同步时常用的三种方法。最后讲述了CDMA码元同步系统的FPGA实现，通过将Verilog文件导入到modelsim仿真可知，上述设计能正确的完成同步、跟踪。当然如何快速的实现同步跟踪一直是人们热衷的话题。在FPGA实现中常用资源换取速度。在这里，我们可以利用两个并行的累加器、比较器。失步时，这两路累加器、比较器分别完成本地Gold码1个周期的滑动、2个周期的滑动，这样可以节约一半的捕获时间。由于篇幅所限，这里不再介绍资源换取速度的设计。

418478935

给个顶层代码，文章内容也都是简介，这有意义吗？
来打广告就直说

star_ic

very good