请问怎么能有效的消除glitch？

一声叹息 · 发表于 2003-10-29 18:18:10

说实话我对PCB上的信号传输也不熟，工作中也很少画PCB。
以前在做一个FPGA外接FIFO的项目时出现过信号传输过程中产生的毛刺，就用了几个电阻这搞搞，那搞高，把那个毛刺"基本"蒙掉了，呵呵。

bravelu · 发表于 2003-10-29 18:27:09

我对pcb也不是很熟，只是看到altera的一份培训材料上有过这么个说法，请这方面的高手指教！

一声叹息 · 发表于 2003-10-29 18:33:44

我们请"飞越无限"来给我们办个讲座吧

bravelu · 发表于 2003-10-29 20:01:15

飞跃现在忙着找工作啊，不知道有没有时间。

greatrebel · 发表于 2003-10-29 20:13:03

应该来个讲座！我很多东西都不懂！

老扁 · 发表于 2003-10-29 20:27:55

从楼主的表述来看，你的glitch只是由于门级电路的延迟在组合逻辑里造成的，如果是用的时序电路，基本不必去担心，因为那是setup时间满足以前出现的；在仿真的时候你也会看到很多似乎是glitch的东西，其实都没关系。
但是如果你的组合电路是直接拿来做控制信号，特别是对沿敏感的控制信号的话，那就要仔细设计了，象一声叹息兄给出的方法中的冗余项和延迟法可能就要用到了。