DC综合问题

yi4105635 · 发表于 2015-7-7 11:42:37

回复 10# my2817

请问楼主是如何解决的呢？？跪求

佩王 · 发表于 2016-4-1 09:59:41

回复 1# zxxqs

请问你这个问题怎么解决的。我的是从下到上的综合形式，像10#说的：我猜，你在一个.v文件里定义一系列变量，在其它文件中没有include这个.v文件，而且是用多个analyze来分别读取verilog文件的，所以就有了undefine的error。应该不是这个问题，因为在DC脚本中已经设置了dont_touch属性了。