这样写代码是不是应该叉出去！

yangqi666 · 发表于 2024-10-6 03:56:13

请教大家公司的代码规范中允许出现这种端口声明吗？

登录/注册后可看大图

chunk999 · 发表于 2024-10-6 10:08:58

对自己有好处，这样的代码，老板不敢裁员。除非老板自己破产了。

670172240 · 发表于 2024-10-6 16:39:43

防御型代码！

ICSYS · 发表于 2024-10-6 21:08:26

啥叫叉出去

acrofoxAgain · 发表于 2024-10-6 21:11:42

怀疑是用 Cadence 从 Schematic 中导出的 Verilog 网表改的。如果原理图中放置了 A<1:0> 和 A<2> 两个 pin，就会导出这种网表。

jingjidianzi · 发表于 2024-10-6 21:15:22

6666666666

yangqi666 · 发表于 2024-10-7 04:50:53

这种module在例化的时候，端口没法命名连接，只能用顺序连接。

Patrick0809 · 发表于 2024-10-8 14:25:18

综合出来的电路应该和A[2:0]没区别吧

ilmkduse · 发表于 2024-10-9 16:16:40

这是写出来的还是工具跑出来的。。一般没人这么写吧？

[讨论] 这样写代码是不是应该叉出去！