请问一下，apb为什么要用两组数据线（读/写），复用不是更简单更节约资源吗？

erwang

小弟愚钝，想请教一下，apb为什么要用两组数据线（读/写），复用不是更简单更节约资源吗？ 而且我之前接触过的一些单片机上的总线，都可以读写复用的，所以有点好奇，这一定是有特别的好处吧，才分开，我猜测是物理电气特性上，但是不敢确定

糊粘丶

因为是PR没办法给你做成，像PAD那样子的双向线。

erwang

糊粘丶 发表于 2022-11-15 09:31
因为是PR没办法给你做成，像PAD那样子的双向线。

谢谢大哥！！ 按图索骥，我又学到了很多知识，这两个缩写我其实都不懂，但是又不好意思显得自己太外行，不过终于查来查去都搞明白了
看来问题还是那句老话，只知道点verilog，心中没电路啊，所以问这些傻问题
研究了下verilog inout端口，确实用起来麻烦，坑很多，电路搞的很复杂，看来还是敬而远之为妙

Love24

erwang 发表于 2022-11-15 13:54
谢谢大哥！！ 按图索骥，我又学到了很多知识，这两个缩写我其实都不懂，但是又不好意思显得自己太外行， ...

inout只会用于管脚（port）不能用在内部pin，APB是片内总线，不会用于片间，自然无法复用做成双向；

erwang

Love24 发表于 2022-11-17 15:02
inout只会用于管脚（port）不能用在内部pin，APB是片内总线，不会用于片间，自然无法复用做成双向； ...

谢谢，对，你这个解释简单明了！

erwang

Love24 发表于 2022-11-17 15:02
inout只会用于管脚（port）不能用在内部pin，APB是片内总线，不会用于片间，自然无法复用做成双向； ...

针对芯片总线设计流程内在的需求，高效总线结构设计通常遵循的基本原则包括：同步设计、可综合、无三态信号、低延时、单触发延、支持多主控及总线仲裁(支持DMA及多CPU核)、高时钟频率独立性、支持突发(高效率)和低门数。遵循这些基本原则可以帮助我们规避很多设计上的风险，提高总线效率与IP复用度。当然，实际上述有些原则如“三态总线”，可以而且应当在某些应用中使用，只是不建议芯片及设计工程师轻易地突破这些规范，增加风险。南山之桥微电子公司在高端芯片设计中使用了三态总线技术来解决超宽总线的布线聚集与时序匹配问题。

看到一段话，看来"三态信号"，其实可以用于片间设计的吧。只是说尽力避免用三态，是一个惯例，在大多数情况下，设计可能更优。

硅下亡魂

根据手册，桥是可以做成3态的，但是比较麻烦，而且效率也低