设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 该学哪门语言？SystemVerilog VS SystemC
1 ...181920212223242526
返回列表 发新帖
楼主: albe2t

[求助] 该学哪门语言？SystemVerilog VS SystemC

[复制链接]
bt_zhao
发表于 2022-11-28 09:49:18 | 显示全部楼层
我现在用的是SystemVerilog
回复

举报

Emmet_73
发表于 2023-3-2 20:23:07 | 显示全部楼层
验证sc基本没人用了，sv主流。
EETOP创芯人才网简历投递入口
回复

举报

liuyongchong
发表于 2023-7-13 11:15:11 | 显示全部楼层
分你做啥吧
回复

举报

yuanpin318
发表于 2024-2-22 09:50:47 | 显示全部楼层
当然是System Verilog
EETOP创芯人才网职位发布入口
回复

举报

yuanpin318
发表于 2024-2-22 09:52:48 | 显示全部楼层
当然是System Verilog
EETOP创芯人才网简历投递入口
回复

举报

yuanpin318
发表于 2024-2-22 18:16:18 | 显示全部楼层
当然是System Verilog
EETOP创芯人才网职位发布入口
回复

举报

1 ...181920212223242526
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 18:39 , Processed in 0.022747 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表