在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: albe2t

[求助] 该学哪门语言?SystemVerilog VS SystemC

[复制链接]
发表于 2016-10-15 23:13:16 | 显示全部楼层
ooooooo
发表于 2016-10-15 23:22:34 | 显示全部楼层
ok!                                                             >
发表于 2016-10-16 15:11:09 | 显示全部楼层
:)
发表于 2016-10-19 09:26:55 | 显示全部楼层
I will use System Verilog
发表于 2016-10-19 14:19:20 | 显示全部楼层
不用纠结了, 现在的FPGA工具都支持SV综合了, 直接做逻辑设计, 灵活~
发表于 2017-1-19 23:49:24 | 显示全部楼层
都没用过,有verilog基础的话,还是systemverilog比较容易上手吧
发表于 2017-1-22 21:22:46 | 显示全部楼层
现在开发都是直接用C了,
发表于 2017-2-16 09:56:35 | 显示全部楼层
学习了
发表于 2017-3-14 21:49:20 | 显示全部楼层
谢谢楼主
发表于 2017-7-8 06:27:26 | 显示全部楼层
肯定先学Systemverilog, design, verification再加上assertion和coverage,都用sv. 是一个大一统的语言。熟练sv以后,要做system modeling的话,再学c++/systemC吧。systemC本质上只是C++宽展的类库。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 03:41 , Processed in 0.022470 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表