该学哪门语言？SystemVerilog VS SystemC

Merker · 发表于 2021-7-29 11:55:26

十年间的变化真快

xfwang76 · 发表于 2021-12-26 20:49:43

sc打通了全流程。sv更想快餐文化

xxxiexieu · 发表于 2022-1-12 10:03:45

果真还是systemverilog用的更多一点有名点哈哈哈

zyffpga · 发表于 2022-3-16 15:02:04

SystemVerilog 为主

kl_upc · 发表于 2022-4-29 13:37:41

暴弱了发表于 2011-11-23 09:47
听说SC已死。几大验证方法学用的都是SV。

sv验证工程师会用，sc架构师会用······

MR.vol · 发表于 2022-5-17 10:55:38

kalote 发表于 2011-11-23 10:20
这两种语言是做什么的与verilog有什么区别没

主要用来做验证，也可以做设计，有专门的设计语法。

jdfish · 发表于 2022-6-9 10:25:16

同问哈

kl_upc · 发表于 2022-6-10 09:14:59

sv是验证工程师会用到，sc是架构师会用到，平时架构师介绍的少，所以提的人也少

ling026 · 发表于 2022-8-5 15:37:15

sv多一些

watern · 发表于 2022-10-5 22:23:23

语言很多了不看

[求助] 该学哪门语言？SystemVerilog VS SystemC