在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: albe2t

[求助] 该学哪门语言?SystemVerilog VS SystemC

[复制链接]
发表于 2015-10-31 13:15:04 | 显示全部楼层
systemverilog 还是不错的
发表于 2016-1-26 01:22:37 | 显示全部楼层
prefer HDL
发表于 2016-1-26 11:40:34 | 显示全部楼层
都学 看公司用什么, 语言不是最重要的 花一个月在语言那边就可以。
发表于 2016-1-28 15:29:10 | 显示全部楼层
回复 21# mafan88


    i thanks so..
发表于 2016-5-21 11:18:58 | 显示全部楼层
回复 10# genghis


   System Verilog is widely used in the industry.  ^^
发表于 2016-6-7 21:11:40 | 显示全部楼层
SV必须滴
发表于 2016-6-26 02:28:32 | 显示全部楼层
回复 1# albe2t


   应该学 SV
发表于 2016-7-4 15:04:10 | 显示全部楼层
拜读大神们的见解
发表于 2016-8-7 09:46:59 | 显示全部楼层
【君笨笨,贴吧终结者,帖帖不休之发帖神器,最好的辅助】谢谢分享
发表于 2016-8-12 23:56:35 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 02:45 , Processed in 0.022822 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表