在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: albe2t

[求助] 该学哪门语言?SystemVerilog VS SystemC

[复制链接]
发表于 2014-4-10 08:14:25 | 显示全部楼层
必须的SystemVerilog啊
发表于 2014-5-2 20:21:49 | 显示全部楼层
sv,欢迎一起交流交流
发表于 2014-5-21 10:05:28 | 显示全部楼层
支持systemVerilog
发表于 2014-5-25 18:31:12 | 显示全部楼层
systemverilog比較像印體
发表于 2014-6-7 22:56:25 | 显示全部楼层
一起学习
发表于 2014-6-9 00:38:38 | 显示全部楼层
是啊。做验证的一整套工具。
发表于 2014-6-10 23:02:08 | 显示全部楼层
个人觉得SV
发表于 2014-7-20 16:46:27 | 显示全部楼层
对这两种语言不了解
发表于 2014-8-13 03:10:46 | 显示全部楼层
很多大公司好像都用SV
发表于 2014-8-22 13:01:56 | 显示全部楼层
在学SystemC,做建模……
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 15:05 , Processed in 0.028028 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表