设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 该学哪门语言？SystemVerilog VS SystemC

1 ... 8 9 10 111213 14 15 16 ... 26 / 26 页下一页

发新帖

楼主: albe2t

[求助] 该学哪门语言？SystemVerilog VS SystemC

发表于 2013-3-21 22:21:26 | 显示全部楼层

都不太清楚。。。。

回复

发表于 2013-3-23 02:14:35 | 显示全部楼层

sv目前是主流吧

EETOP创芯人才网简历投递入口

回复

发表于 2013-4-9 10:23:25 | 显示全部楼层

SV值得学习。。。

回复

发表于 2013-4-9 16:16:21 | 显示全部楼层

学习了。。。。

EETOP创芯人才网职位发布入口

回复

发表于 2013-4-11 15:24:40 | 显示全部楼层

SV貌似很主流

EETOP创芯人才网简历投递入口

回复

发表于 2013-4-28 21:07:46 | 显示全部楼层

实在不觉得SC有啥前途。。。

EETOP创芯人才网职位发布入口

回复

发表于 2013-5-15 02:17:03 | 显示全部楼层

system verilog should be better

EETOP创芯人才网简历投递入口

回复

发表于 2013-5-16 05:34:27 | 显示全部楼层

sv 吧， sc太高端

EETOP创芯人才网职位发布入口

回复

发表于 2013-5-23 22:00:04 | 显示全部楼层

看需求吧。

EETOP创芯人才网简历投递入口

回复

发表于 2013-5-25 14:38:59 | 显示全部楼层

学好了以后都一样的

回复

1 ... 8 9 10 111213 14 15 16 ... 26 / 26 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-26 15:23 , Processed in 0.021773 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表