设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 该学哪门语言？SystemVerilog VS SystemC

1 ... 3 4 5 6 789 10 11 12 ... 26 / 26 页下一页

发新帖

楼主: albe2t

[求助] 该学哪门语言？SystemVerilog VS SystemC

发表于 2012-9-3 04:17:46 | 显示全部楼层

SC for modeling, SV for verification, so far verilog for design is still OK.

回复

发表于 2012-9-3 19:43:22 | 显示全部楼层

必然是sv啊

EETOP创芯人才网简历投递入口

回复

发表于 2012-9-4 09:49:15 | 显示全部楼层

都学不就好了

回复

发表于 2012-9-4 10:25:58 | 显示全部楼层

SV will kill VHDL

回复

发表于 2012-9-4 11:32:32 | 显示全部楼层

应该是SV好些吧

EETOP创芯人才网简历投递入口

回复

发表于 2012-9-8 10:06:15 | 显示全部楼层

同问各位大神

EETOP创芯人才网职位发布入口

回复

发表于 2012-9-15 19:08:28 | 显示全部楼层

小弟我目前是在學習SV,還請各位大大多多指教...

EETOP创芯人才网简历投递入口

回复

非洲小白脸

发表于 2012-9-24 19:35:43 | 显示全部楼层

看情况吧

EETOP创芯人才网职位发布入口

回复

发表于 2012-9-24 21:46:53 | 显示全部楼层

现在的主流是SV

EETOP创芯人才网简历投递入口

回复

发表于 2012-9-28 10:39:31 | 显示全部楼层

貌似公司里SV用的比较多一些

回复

1 ... 3 4 5 6 789 10 11 12 ... 26 / 26 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-25 01:42 , Processed in 0.025740 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表