设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 该学哪门语言？SystemVerilog VS SystemC

1 2 3 456 7 8 9 10 ... 26 / 26 页下一页

发新帖

楼主: albe2t

[求助] 该学哪门语言？SystemVerilog VS SystemC

发表于 2012-3-11 20:44:33 | 显示全部楼层

好羡慕4楼的富有啊。

回复

发表于 2012-3-19 22:51:44 | 显示全部楼层

都不戳啊

回复

发表于 2012-3-20 11:31:59 | 显示全部楼层

SV only! SC is phasing out slowly

回复

发表于 2012-3-28 00:12:15 | 显示全部楼层

是吧果断了解下SC

EETOP创芯人才网职位发布入口

回复

发表于 2012-4-12 09:35:39 | 显示全部楼层

看个人的喜好了

EETOP创芯人才网简历投递入口

回复

发表于 2012-4-15 17:07:16 | 显示全部楼层

SystemVerilog

EETOP创芯人才网职位发布入口

回复

发表于 2012-4-15 21:46:15 | 显示全部楼层

我选择systemC

EETOP创芯人才网简历投递入口

回复

发表于 2012-4-16 16:57:54 | 显示全部楼层

Most people use SV, I think it more popular now.

EETOP创芯人才网职位发布入口

回复

发表于 2012-4-25 15:37:40 | 显示全部楼层

学习了。

EETOP创芯人才网简历投递入口

回复

发表于 2012-6-1 00:37:00 | 显示全部楼层

SV,现在UVM都成标准了，没啥可说的了

回复

1 2 3 456 7 8 9 10 ... 26 / 26 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-25 15:32 , Processed in 0.024685 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表