在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 136444|回复: 258

[求助] 该学哪门语言?SystemVerilog VS SystemC

[复制链接]
发表于 2011-11-22 18:35:19 | 显示全部楼层 |阅读模式
问下各位大神,想拓展下的话,该学那门语言,哪个更有前途?谢谢!
单选投票, 共有 1639 人参与投票
您所在的用户组没有投票权限
发表于 2011-11-23 09:47:57 | 显示全部楼层
听说SC已死。几大验证方法学用的都是SV。
发表于 2011-11-23 10:20:13 | 显示全部楼层
这两种语言是做什么的 与verilog有什么区别没
发表于 2011-11-23 12:21:46 | 显示全部楼层
回楼上的,主要用来做系统验证,verilog主要用来RTL设计的
发表于 2011-11-23 13:04:32 | 显示全部楼层
那么建议你学systemC的,这个可以做系统验证的,据说华为有一套完整的验证程序就是用SC写的,
如果你想以后做芯片级验证,那么可以学sv的,
发表于 2011-11-24 09:55:54 | 显示全部楼层
算法工程师可以学sc,不过其系统建模功能比matlab差远了。C和matlab才是王道。
发表于 2011-11-24 17:05:58 | 显示全部楼层
验证主流SV是目前业界用的最广的
发表于 2011-11-24 18:41:31 | 显示全部楼层
SV + UVM 是logic design & verification的未来
 楼主| 发表于 2011-11-25 10:08:44 | 显示全部楼层
sv以绝对优势领先,要是做系统级验证呢,SC好还是SV好?
发表于 2011-11-26 12:29:40 | 显示全部楼层



系统级验证仍然是SystemC,这可能是SystemC长期一直存在的唯一原因。
除了系统级验证,别的应该都被SystemVerilog占领了。
SV已经成为标准了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 08:26 , Processed in 0.027278 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表