该学哪门语言？SystemVerilog VS SystemC

lk200603 · 发表于 2012-6-1 09:57:24

学习学习

neoitachi · 发表于 2012-6-2 13:11:35

SV必须的！

Nilll · 发表于 2012-6-6 17:14:00

系统验证，芯片验证，我还是想做前段。

strong_229 · 发表于 2012-6-10 12:06:02

很受益，谢谢大家啊！

revers05 · 发表于 2012-7-6 15:53:12

SV有前途

14425324 · 发表于 2012-7-11 00:09:39

两种语言的用处完全不同，没有什么可比性

guofu2010 · 发表于 2012-7-11 23:03:35

感觉周围就没有用SC，也可能圈子太小了吧

tigerjade · 发表于 2012-7-12 00:04:39

系统验证，大部分都是matlab吧．

seuzhangle · 发表于 2012-7-21 22:01:38

果断Verilog啊

lara9554 · 发表于 2012-7-28 22:25:18

我觉得应该学习SV

[求助] 该学哪门语言？SystemVerilog VS SystemC