在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: albe2t

[求助] 该学哪门语言?SystemVerilog VS SystemC

[复制链接]
发表于 2013-1-12 17:49:58 | 显示全部楼层
还是sv应用更好点吧
发表于 2013-1-17 02:05:42 | 显示全部楼层
没听说过什么人在用systemC了。
发表于 2013-1-21 15:30:46 | 显示全部楼层
还是sv吧,如果有精力,兼学sc
发表于 2013-1-21 23:56:04 | 显示全部楼层
验证 应该是用其他语言来验证 比如 tcl/perl 方便快捷
发表于 2013-1-24 16:32:27 | 显示全部楼层
帮顶
发表于 2013-2-16 11:45:49 | 显示全部楼层
回复 1# albe2t
systemc已经基本退出了。。
发表于 2013-2-20 18:17:47 | 显示全部楼层
回帖后跳转到最后一页
发表于 2013-3-17 23:32:06 | 显示全部楼层
我觉得SV会好一点,现在是标准
发表于 2013-3-18 16:02:47 | 显示全部楼层
SystemC是给做软件的用的,不是给设计验证用的
发表于 2013-3-21 22:20:35 | 显示全部楼层
我觉得Verilog就不错
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 13:48 , Processed in 0.027510 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表