该学哪门语言？SystemVerilog VS SystemC

m.f.re7an · 发表于 2020-4-20 15:47:04

major methodologies in verification use SV

dioporco · 发表于 2020-8-7 19:47:30

interesting

xlteam2 · 发表于 2020-10-1 20:45:04

very useful

年轻的韭菜 · 发表于 2020-10-16 17:53:42

xlteam2 发表于 2020-10-1 20:45
very useful

哪里useful了

jfeta · 发表于 2020-10-19 09:21:57

SystemVerilog 好....

ysxwonder · 发表于 2020-12-3 16:57:19

SystemVerilog

纵振强 · 发表于 2020-12-3 21:23:15

sv, system C 跟C/C++一样要搞指针，搞不好会溢出

qiu1111 · 发表于 2021-4-25 10:00:22

SystemVerilog

chentb1990 · 发表于 2021-5-21 08:36:26

前端设计工程师，正在学SV，希望以后还能搞搞验证啥的

corinwjx · 发表于 2021-6-3 05:47:06

基于C/C++的HLS起来以后SystemC又有用武之地了。UVM+SystemC+CPP的验证都有。

[求助] 该学哪门语言？SystemVerilog VS SystemC