在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2023-11-5 21:01:09 来自手机 | 显示全部楼层
verilog简单一些
发表于 2023-11-30 11:47:20 | 显示全部楼层
现在verilog和systemverilog是主流吧
发表于 2024-1-10 15:42:03 | 显示全部楼层
verilog
发表于 2024-1-15 10:19:29 | 显示全部楼层
Verilog是主流吧,国内主要用Verilog
发表于 2024-1-22 13:57:06 | 显示全部楼层
verilog太像C,又不是C,太容易混淆,更喜欢VHDL
发表于 2024-2-1 07:02:18 | 显示全部楼层
用VHDL的一般都是欧洲的。但欧洲的IC公司有影响力的不多了。
发表于 2024-2-26 09:45:04 | 显示全部楼层
VHDL使用
发表于 2024-3-25 15:57:42 | 显示全部楼层
推荐使用SV
发表于 2024-4-23 17:26:14 | 显示全部楼层
我选VHDL,verilog太像C,一堆C中的毛病带进来
发表于 2024-5-22 13:44:30 | 显示全部楼层

我也觉得VERILOG好上手
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:56 , Processed in 0.027895 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表