你是用VHDL还是用Verilog HDL？

zhangxibin3084 · 发表于 2021-10-11 18:13:22

从代码量来看，vhdl不占优势，且看着繁琐

leonqin · 发表于 2021-10-16 23:21:28

编码20年，就怕遇到vhdl的需要修改，麻烦死

wshdch · 发表于 2021-10-17 19:01:41

都可以，学起来都快

skyworks · 发表于 2021-10-21 14:38:59

都不用，我用chipsel

Amyha · 发表于 2021-10-31 14:10:02

还是用Verilog的~不过如果接触到用VHDL写的IP，还是需要学习一下VHDL

gftang · 发表于 2021-12-9 11:11:04

简单就好

indusyu · 发表于 2022-1-5 21:46:16

是用verilog

西南山谷 · 发表于 2022-1-6 09:07:15

军工项目很多用VHDL、民用项目大多用Verilog!

微电阿奔 · 发表于 2022-1-15 17:58:31

verilog

wanghu_msee · 发表于 2022-1-18 02:04:35

顺序学习verilog, 然后vhdl, 然后systemverilog, 然后systemc

[统计] 你是用VHDL还是用Verilog HDL？